The Journal of Korean Institute of Communications and Information Sciences (한국통신학회논문지)

The Korean Institute of Commucations and Information Sciences (한국통신학회)
권호 표지

A design of HomePNA2.0 PHY.

10Mbps급 HomePNA2.0 PHY. 회로 설계

  • 박성희 (한국전자통신연구원 네트워크연구소 SoC기술팀) ;
  • 구기종 (한국전자통신연구원 네트워크연구소 SoC기술팀) ;
  • 김종원 (한국전자통신연구원 네트워크연구소 SoC기술팀)
  • Published : 2002.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this Paper, we present the design of 10Mbps HomePNA(Home Phoneline Networking Alliance) PHY which is Home Network Technology using phone-line. It is connected with external interface through MII(Media Independent Interface) and AFE(Analog Front End) Interface. 10Mbps HomePNA PHY is composed with Management Block IEEE 802.3 CSMA/CD MAC(Media Access Control) Block Modulator block and Demodulator block. For their verification, we designed a prototype FPGA PCB board using XPC860T made in Motorola. We verified HomePNA frame data transmission using a driver program based Linux kernel. we verified rate negotiation by HomepNA 2.0 Link Layer Protocol.

본 논문에서는 가정 내의 전화선을 이용한 홈 네트워크 기술인 10Mbps HomePNA(Home Phoneline Networking Alliance) 20 PHY 회로의 설계 및 그에 대한 검증방법을 보여 준다. HomePNA 2.0 PHY 회로는 MII(Media Independent Interface)와 AFE 인터페이스에 의해 외부와 연결된다. 설계된 10Mbps HomePNA 2.0 PHY의 회로의 전체 구조는 Management block IEEE 802.3 CSMA/CD MAC(Media Access Control) block, 변조 및 복조 block으로 크게 구성된다. 설계된 회로는 프로토타입 FPGA PCB 보드를 이용하여 검증하였다. 또한, Linux 기반의 드라이버 프로그램을 개발하여 HomePNA 프레임 데이터 전송의 기본적인 동작을 확인하였으며, HomePNA 2.0 링크 계층 프로토콜의 RNCF(Rate Negotiation Control Function)에 의하여 전송속도의 변화를 확인하였다.

Keywords

References

  1. 대한전자공학회, 추계종합학술대회 논문집 v.23 no.2 HomePNA1.0 Transceiver의 회로 설계 및 구현 구기종;유광현;홍인성;김보관
  2. 한국통신학회지 v.17 no.11 HomePNA 기술 김종원;양재우
  4. Interface Specification for HomePNA2.0 10M8 Technology HomePNA
  5. IEEE Std 802.3, Local and Metropolitan Area Networks 22. Reconciliation Sublayer(RS) and Media Independent Interface(MII)
  6. 대한전자공학회 통신 소사이어티 및 신호처리 소사이어티 추계 합동 학술 발표회 논문집 10Mbps급 HomePNA기술의 Frame Processor 구조 설계 구기종;김종원