Journal of KIISE:Computing Practices and Letters (한국정보과학회논문지:컴퓨팅의 실제 및 레터)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

FPGA Implementation of the AES Cipher Algorithm by using Pipelining

파이프라이닝을 이용한 AES 암호화 알고리즘의 FPGA 구현

  • Published : 2002.12.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this study, we analyze hardware implementation schemes of the ARS(Advanced Encryption Standard-128) algorithm that has recently been selected as the standard cypher algorithm by NIST(National Institute of Standards and Technology) . The implementation schemes include the basic architecture, loop unrolling, inner-round pipelining, outer-round pipelining and resource sharing of the S-box. We used MaxPlus2 9.64 for VHDL design and simulations and FLEX10KE-family FPGAs produced by Altera Corp. for implementations. According to the results, the four-stage inner-round pipelining scheme shows the best performance vs. cost ratio, whereas the loop unrolling scheme shows the worst.

본 연구에서는 최근 미국표준기술연구소(NIST)에 의해 암호화 표준 알고리즘으로 채택된 AES 알고리즘을 Altera FLEX10KE 계열의 하드웨어로 구현하는 여러 가지 방법들에 대하여 VHDL 설계를 이용하여 전반적으로 분석하였다. 구현 방법들로는 기본 구조, 루프 언롤링, 라운드 내부 파이프라이닝, 라운드 외부 파이프라이닝, 그리고 5-box의 자원 공유 등을 사용하였다. 이 연구에서 VHDL 설계 및 시뮬레이견은 Altera 사의 Maxplus2 9.64를 이용하였으며, FPGA는 Altera 사의 FLEX10KE 계열을 사용하였다. 결과에 따르면, 4-단계 라운드 내부 파이프라이닝 구현 방법이 성능대가격비 면에서 가장 우수한 것으로 나타난 반면에, 루프 언롤링 방법이 가장 뒤떨어지는 것으로 나타났다.

Keywords

References

  1. National Bureau of Standards. FIPS PUB 46: Data Encryption Standard, January 1997
  2. J. Daemon and V. Rijmen, AES Proposal: Rijndael, http://csrc.nist.gov/publications/drafts/dfips-AES.pdf
  3. National Institute of Standards and Technology. FIPS PUB: Advanced Encryption Standard (AES), March 2001
  4. J. Kaps and C. Paar, 'Fast DES Implementation for FPGAs,' Proc. of Annual Workshop on SAC, Vol. LNCS 1556, Springer-Verlag, August 1998
  5. Kazumaro Aoki and Helger Lipma, 'Fast Implementations of AES Candidates,' Proceedings of the third Advanced Encryption Standard (AES3) Candidate Conference, April 2000
  6. B. Weeks, et al., 'Hardware Performance Simulations of Round 2 Advanced Encryption Standard Algorithms,' National Security Agency white paper, May 2000
  7. A. J. Elbirt, et al.., 'An FPGA-Based Performance Evaluation of the AES Block Cipher Candidate Algorithm Finalists,' IEEE Transactions on VLSI Systems, Vol 9, No. 4, August 2001 https://doi.org/10.1109/92.931230
  8. K. Gaj and P. Chodowiec, 'Comparison of the hardware performance of the AES candidates using reconfigurable hardware,' in proc. 3rd Advanced Encryption Standard Candidate Conference, New York, Apr. 13-14, 2000, pp. 40-54. National Inst. of Standard and Technology