한국정보과학회논문지:시스템및이론 (Journal of KIISE:Computer Systems and Theory)

한국정보과학회 (Korean Institute of Information Scientists and Engineers)
권호 표지

저전력과 크로스톡 지연 제거를 위한 버스 인코딩

Bus Encoding for Low Power and Crosstalk Delay Elimination

  • 여준기 (한국과학기술원 전자전산학과) ;
  • 김태환 (한국과학기술원 전자전산학과)
  • 발행 : 2002.12.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

딥 서브 마이크론 (DSM: deep-submicron) 설계에서는 버스에서 선들 간의 커플링 효과는 크로스톡 지연, 노이즈, 전력 소모와 같은 심각한 문제를 야기 시킨다. 버스 인코딩에 대한 대부분의 이전 연구들은 버스에서의 전력 소모를 최소화하거나 크로스톡 지연을 최소화하는데 초점을 맞추고 있지만 모두를 고려한 방법은 보이지 않는다. 이 논문에서, 우리는 버스에서의 전력 소모 최소화와 크로스톡 지연 방지를 동시에 고려한 새로운 버스 인코딩 알고리즘을 제안하였다. 우리는 이 문제를 공식화하여, 자체 천이와 상호 천이의 가중 합 문제를 풂으로써 해결하였다. 여러 벤치마크 설계를 이용한 실험으로부터 제안한 인코딩 방법을 이용할 경우, 크로스톡 지연을 완전히 제거할 뿐 아니라 이전의 방법들을 사용한 것 보다 최소 15% 이상 적은 전력을 소모하였음을 보았다.

In deep-submicron (BSM) design, coupling effects between wires on the bus cause serious problems such as crosstalk delay, noise, and power consumption. Most of the previous works on bus encoding are targeted either to minimize tile power consumption on bus or to minimize the crosstalk delay, but not both. In this paper, we propose a new bus encoding algorithm that minimizes the power consumption on bus and eliminates the crosstalk delay simultaneously. We formulate and solve the problem by minimizing a weighted sum of the self transition and cross-coupled transition activities on bus From experiments using a set of benchmark designs. it is shown that the proposed encoding technique consumes at least 15% less power over the existing techniques, while completely eliminating the crosstalk delay.

키워드

참고문헌

  1. A. P. Chandrakasan and R. W. Broderson, Low Power Digital CMOS Design, Kluwer Academic Publishers, 1995
  2. C. L. Su, C. Y. Tsui, and A. M. Despain, 'Saving Power in the Control Path of Embedded Processors,' IEEE Design and Test of Computers, Vol. 11, No. 4, pp. 24-30, 1994 https://doi.org/10.1109/54.329448
  3. L. Benni, G. De Micheli, E. Macii, D. Scivto, and C. Silvano, 'Asymptotic Zero-Transition Activity Encoding for Address Busses in Low-Power Microprocessor-based Systems,' Proc. of Grate Lakes Symposium on VLSI, pp. 77-82, 1997
  4. L. Benni, G. De Micheli, E. Macii, M. Poncino, and S. Quer, 'System-level Power Optimization of Special Purpose Applications, the Beach Solution,' Proc. of International Symposium on Low Power Electronics and Design, pp. 24-29, 1997
  5. M. R. Stan and W. P. Burleson, 'Bus-Invert Coding for Low-Power I/O,' IEEE Trans. on Very Large Scale Integration(VLSI) Systems, vol. 3 No, 1, pp. 49-58, March 1995 https://doi.org/10.1109/92.365453
  6. Y. Shin, S. Chae, and K. Choi, 'Partial Bus-Invert Coding for Power Optimization of Application-Specific Systems,' IEEE Trans. on Very Large Scale Integration(VLSI) Systems, Vol. 9, No. 2, pp. 377-383, 2001 https://doi.org/10.1109/92.924059
  7. S. Hong, K. Chung, U. Narayanan, and T. Kim, 'Decomposition of Bus-Invert Coding for Low-Power I/O,' Journal of Circuits, Systems, and Computers, Vol. 10, NOs. 1 & 2, pp. 101-111, 2000 https://doi.org/10.1142/S0218126600000093
  8. K.-W. Kim, K.-H. Baek, N. Shanbhag, C. L. Liu, and S.-M. Kang, 'Coupling-Driven Signal Encoding Scheme for Low-Power Interface Design,' Proc. of International Conference on Computer Aided Design (ICCAD), pp. 318-321, 2000 https://doi.org/10.1109/ICCAD.2000.896492
  9. Y. Shin and T. Sakurai, 'Coupling-Driven Bus Design for Low-Power Application-Specific Systems,' Proc. of Design Automation Conference (DAC), pp. 750-753, 2001
  10. B. Victor and K. Keutzer, 'Bus Encoding to Prevent Crosstalk Delay,' Proc. of International Conference on Computer Aided Design (ICCAD), pp. 57-63, 2001 https://doi.org/10.1109/ICCAD.2001.968598
  11. P. R. Panda and N. Dutt, '1995 High-level Synthesis Design Repository,' Proc. of International Symposium on System Synthesis, 1995 https://doi.org/10.1109/ISSS.1995.520630