The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Implementation of a LSB-First Digit-Serial Multiplier for Finite Fields GF(2m)

유한 필드 GF(2m)상에서의 LSB 우선 디지트 시리얼 곱셈기 구현

  • Kim, Chang-Hun (Dept.of Computer Information Engineering, Graduate School of Daegu University) ;
  • Hong, Chun-Pyo (Dept.of Information Communication Engineering, Daegu University) ;
  • U, Jong-Jeong (Dept.of Computer Information, Sungshin Women's University)
  • 김창훈 (대구대학교 대학원 컴퓨터정보공학과) ;
  • 홍춘표 (대구대학교 정보통신공학부) ;
  • 우종정 (성신여자대학교 컴퓨터정보학부)
  • Published : 2002.09.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper we, implement LSB-first digit-serial systolic multiplier for computing modular multiplication $A({\times})B$mod G ({\times})in finite fields GF $(2^m)$. If input data come in continuously, the implemented multiplier can produce multiplication results at a rate of one every [m/L] clock cycles, where L is the selected digit size. The analysis results show that the proposed architecture leads to a reduction of computational delay time and it has more simple structure than existing digit-serial systolic multiplier. Furthermore, since the propose architecture has the features of regularity, modularity, and unidirectional data flow, it shows good extension characteristics with respect to m and L.

본 논문에서는 유한 필드 GF$(2^m)$상에서 모듈러 곱셈 $A({\times})B$ mod G,({\times})를 수행하는 LSB 우선 디지트 시리얼 시스톨릭 곱셈기를 구현하였다. 구현된 곱셈기는 디지트의 크기를 L로 설정했을 경우 연속적인 입력 데이터에 대해 [m/L] 클럭 사이클 비율로 곱셈의 결과를 출력한다. 본 연구에서 구현된 곱셈기를 기존의 곱셈기와 비교 분석한 결과, 더 간단한 하드웨어 구조를 가지고, 데이터 처리 지연 시간이 감소되었다. 또한 본 연구에서 제안한 구조는 단방향의 신호 흐름 특성을 가지고 있으며, 매우 규칙적이기 때문에 m과 L에 대해 높은 확장성을 가진다.

Keywords

References

  1. R. E. Blahut, 'Theory and Practice of Error Control Codes,' Addison-Wesley, MA, 1983
  2. B. Schneier, 'Applied Cryptography,' Wiley, 1996
  3. C. L. Wang and J. L. Lin, 'Systolic Array Implementation of Multipliers for Finite Field $GF (2^m)$,' IEEE Trans. on Circuits and Syst, Vol.38, No.7, pp.796-800, July, 1991 https://doi.org/10.1109/31.135751
  4. S. K. Jain, L. Song, and K. K. Parhi, 'Efficient Semi-Systolic Architectures for Finite Field Arithmetic,' IEEE Trans. on VLSI System, Vol.6, No.1, pp.101-113, March, 1998 https://doi.org/10.1109/92.661252
  5. R. Hartley and P. F. Corbett, 'Digit-Serial Processing Techniques,' IEEE Trans. CAS-37, Vol.37, No.6, pp.707-719, June, 1990 https://doi.org/10.1109/31.55029
  6. J. H. Guo and C. L. Wang, 'Digit-Serial Systolic Multiplier for Finte Field $GF (2^m)$,' IEEE Proc.-Comput. Digit. Tech, Vol.145, No.2, pp.143-148, March, 1998 https://doi.org/10.1049/ip-cdt:19981906
  7. C. H. Kim, S. D. Han and C. P. Hong, 'An Efficient Digit-Serial Systolic Multiplier for Finite Fields $GF (2^m)$,' Proc. on 14th Annual IEEE International ASIC/SOC Conference, pp.12-15, Sept, 2001 https://doi.org/10.1109/ASIC.2001.954728
  8. N. Weste, and K. Eshraghian, Principles of CMOS VLSI design : A System Perspective, Addison Wesley, Reading, MA, 1985
  9. S. Y. Kung, 'VLSI Array Processors,' Englewood Cliffs, NJ : Prentice Hall, 1988
  10. W. F. Lee, 'VHDL Coding and Logic Synthesis with Synopsis,' Academic Press, 2000