융합신호처리학회논문지 (Journal of the Institute of Convergence Signal Processing)

한국융합신호처리학회 (The Korea Institute of Convergence Signal Processing)
권호 표지

고속 저전력 곱셈기에 적합한 ENMODL CLA 설계

Design of ENMODL CLA for Low Power High Speed Multipier

  • 백한석 (경상대학교 대학원 전자공학과 수료) ;
  • 한석붕 (경상대학교 전자공학과)
  • 발행 : 2001.10.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 고속 저전력 곱셈기에 적합한 CPA(Carry Propagation Adder)로 부분의 ENMODL(Enhanced NORA MODL) 설계방식을 제안한다. ENMODL 설계방식은 반복성이 CLA(Carry -Look-ahead Adder) 가산기와 같은 회뢰에서 면적을 줄 일수 있고 동작 속도를 빠르게 할수 있다. 기존의 NMODL CLA 와 비교하여 6.27%동작속도가 빠르다. 따라서 본 논문에서는 저전 고속 곱셈기에 적합한 CPA 부분을 ENMODL CLA 가산기로 설계했고, 현대 0.6$\mu\textrm{m}$2-ploy 3-metal 공정파라미터를 이용하여 HSPICE로 시뮬레이션 하여 회로의 성능을 확인하였다. 또한 CADENCE tool를 이용하여 16비트 곱셈기에 적합한 ENMODL CLA를 레이아웃 하였다.

In this paper we propose a new ENMODL(Enhanced-NORA-MODL) CLA(Carry-Look Ahead Adder) for high speed and low power multiplier. To reduce transistor counts, area and power dissipation we developed new-approaches. The method makes use of a dynamic CMOS logic ENMODL CLA. The advantage of ENMODL is small area and high speed The speed of ENMODL CLA is invreased by 6.27 % as compared with conventional NMOCL CLA. The proposed method was verified by HSPICE simulation and layout througth 0.6${\mu}{\textrm}{m}$ CMOS process.

키워드

참고문헌

  1. IEEE Journal of Solid State Circuits v.30 no.2 A 4.4 ns CMOS54×54b Multiplier Using Pass Transistor Muliplexer Norio Lhkubo;Makoto Suzuki
  2. IEEE Transaction on Computer v.49 no.7 High-Speed Booth Encoded Parallel Multiplier Design Wen-Chang Yeh;Chein-Wei Jen
  3. IEEE Journal of Solid-State Circuits v.32 no.11 A 4.1ns Compact 54×54-b MultiplierUtilizing Sign-Select Booth Encoders Gensuke Goto;Atsuki Inoue;Ryoichi Ohe;Shoichiro;Kashiwakura;Shi mitarai;Takayuki Tsuru;Tetsuo Izawa
  4. Computer Arithmetic/Principles, Architecture, and Design K. Hwang
  5. 대한전자공학회 하게종합학술대회 논문집 v.18 no.1 개선된 MODL을 이용한 고성능 32비트 CLA가산기 설계 이효상;송근호;류진수;김강철;한석붕