정보처리학회논문지C (The KIPS Transactions:PartC)

한국정보처리학회 (Korea Information Processing Society)
권호 표지

다단계 상호연결 네트워크에 기반한 입력버퍼형 오류허용 ATM 스위치의 설계 및 성능 평가

Design and Performance Evaluation of a Fault-Tolerant Input-Buffered ATM Switch based on Multistage Interconnection Networks

  • 발행 : 2001.06.01
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 다단계상호연결 네트워크에 기반한 입력버퍼 구조의 ATM 스위치에 관해서 언급한다. 제안된 방법은 HOL 블록킹으로 인해 균일 트래픽(uniform traffic) 하에서 최대 약 58.6%의 처리율을 넘지 못하는 문제를 해결 할 수 있는 방법을 제시하며, 또한 오류허용 기능을 확장시키기 위하여 베이스라인 네트워크에서 버디 연결 매핑 및 제한연결 매핑 특성을 이용한 다중경로를 제공할 수 있는 버퍼 기법에 관하여 언급한다. 시뮬레이션에 의한 성능 평가 결과, 기존 방식과 비교하여 좋은 처리율과 셀 손실율을 보였으며, 더욱이 오류 스위치의 증가에도 불구하고 처리율의 수준은 적정한 셀 지연 범위 내에서 유지될 수 있음을 보여주고 있다.

키워드

참고문헌

  1. Achille Pattavina, 'Switching Theory : Architecture and Performance in Broadband ATM Networks,' Wiley, 1997
  2. B. Krairneche, 'Design and analysis of the Stacked Banyan ATM switch fabric,' Elsevier Science B. V. Computer Networks 32, pp.171-184, 2000 https://doi.org/10.1016/S1389-1286(99)00129-2
  3. Christos Kolias and Leonardo K.Jeinrock, 'The Dual- Banyan (DB) Switch: A High Performance Buffered-Banyan ATM Switch,' IEEE Proc. ICC97, pp.770-776, 1997 https://doi.org/10.1109/ICC.1997.609986
  4. Chuan-Lin Wu and Tse-Yun Feng, 'On a Class of Multistage Interconnection Networks,' IEEE Trans. on Computers, Vol.29, No.8, pp.694-702, 1980 https://doi.org/10.1109/TC.1980.1675651
  5. Chris Plate and Jack Tan, 'Performance Analysis of a Fault-Tolerant B-Tree ATM Switch.' IEEE 22nd Int'l Conference on Local Computer Networks, pp.295-304, Oct. 1996 https://doi.org/10.1109/LCN.1996.558158
  6. G. B. Adam III, D. P. Agrawal and H. J. Siegel, 'A Survey and Comparison of Fault-Tolerant Multistage Interconnection Networks,' IEEE Trans. on Computers, pp.14-27, June 1987 https://doi.org/10.1109/MC.1987.1663586
  7. I. I. Makharnreh, 'Throughput Analysis of Input-Buffered ATM Switch,' IEEE Proc. Commun., Vol.45, No.1, pp.15-18, Feb. 1995 https://doi.org/10.1049/ip-com:19981660
  8. Jiunn Jian Li and Cheng Ming Weng, '$B^{++}$ - tree: a high-performance switching structure for ATM with dual input buffering,' Elsevier Science B. V. Computer Networks and ISDN Systems 27, pp.1499-1522, 1995 https://doi.org/10.1016/0169-7552(95)00085-L
  9. Jiang Xie and Chin-Tau Lea, 'Speedup and buffer division in input/output Queuing ATM switches,' IEEE Global Telecommunication Conference-Clobecom'99 pp.49-53, 1999
  10. M. Karol, K. Eng and H. Obara, 'Improving the Performance of Input-Queued ATM Packet Switches,' IEEE Proc. INFOCOM'92, Vol.1, pp,110-115, May 1992 https://doi.org/10.1109/INFCOM.1992.263574
  11. Nick McKeown and Tomas E. Anderson, 'A Quantitative comparison of iterative scheduling algorithm for input-queued switches,' Elsevier Science B. V. Computer Networks and ISDN Systems 30, pp.2309-2326, 1998 https://doi.org/10.1016/S0169-7552(98)00157-3
  12. Rajendra V. Boppana and C. S. Raghavendra, 'Designing Efficient Benes and Banyan Based Input-Buffered ATM Switches,' IEEE Proc, ICC'99, pp.1826-1830, June 1999 https://doi.org/10.1109/ICC.1999.765578
  13. W. S. E. Chen, K. Y. Lee, Y. W Yao and M. T. Liu, 'FBBanyans and FI3- Delta Networks: Fault-Tolerant Networks for Broadband Packet Switching,' Int'l Journal of Digital and Analog Cabled Systems, Vol.2, pp.327-341, Oct 1989 https://doi.org/10.1002/dac.4520020415