라디오 데이타 수신 시스템의 디지탈 복조회로 설계와 그의 성능 평가에 관한 연구

A Study on the Digital Demodulation Circuit Design and its Performance Evaluation of Radio Data Receiver System

본 연구에서는 라디오 데이타 수신 시스템의 복조 회로를 제안하고, 잡음에 모험된 디지탈 전송 신호의 오차확률을 구하여, 그의 성능을 평가하였다.일반적인 논리회로와 PLL을 이용하여 수신 복조회로를 설계 및 구현하였으며, 이것을 이요 여 라디오 데이터 수신 시스템의 새로운 집적회로 설계가 가능하도록 하였다. 또한 복원된 디지탈 신호의 오율특성을 계산하여 기존의 복조회로와 등가의 성능임을 확인하였다.임을 확인하였다.

In this paper, we have proposed a demodulation circuit of radio data receiver system and calculated the error probability of the digital transmitted signal corrupted under noise environment. And we have evaluated the error performance of the proposed system. The designed demodulation circuits have been implemented by using the general random logic and PLL circuits, which can be possible for the integrated circuit design of the radio data receiver system. In addition calculation of bit error rate in recovered digital signal has been accomplished ans we have confirmed that the proposed system hsa the equivalent performance with already existing ones.