Relaxation of the Circuit Mismatching of the Viterbi Decoder using Input Error Amplification

입력 에러 증폭 방법을 이용한 비터비 디코더의 회로 구현 미스 매칭 문제 개선

통신이나 저장 매체에서 에러 정정을 위해 사용하는 비터비 디코더를 1에 해당하는 회로와 0에 해당하는 회로로 나누어 구성하고 각 출력 값의 크기를 비교함으로써 디코딩을 수행하는 구조를 연구하였다. 특히, 디코딩회로를 하드웨어 구현 시의 mismatching에 대비하기 위해, 경로에러를 증폭하여 두 회로 출력 값 사이의 마진을 크게 하는 방법을 제안하였다. 제안한 구조에 대한 시뮬레이션 결과 노이즈가 매우 심한 경우에도 높은 에러 정정 성능을 보였다.