Fabrication of Sub-100nm FD SOI nMOSFET using Silicon thin-body

Silicon Thin-body를 이용한 100nm 이하 SOI-NMOSFET에서의 제작

  • 양종헌 (한국전자통신연구원, 나노전자소자팀) ;
  • 백인복 (한국전자통신연구원, 나노전자소자팀) ;
  • 오지훈 (한국전자통신연구원, 나노전자소자팀) ;
  • 안창근 (한국전자통신연구원, 나노전자소자팀) ;
  • 조원주 (한국전자통신연구원, 나노전자소자팀) ;
  • 이성재 (한국전자통신연구원, 나노전자소자팀) ;
  • 임기주 (광주과학기술원 신소재공학과)
  • Published : 2003.07.01

Abstract

10nm 이하의 두께를 갖는 얇은 SOI 층 위에서 우수한 동작 특성을 보이는 Fully-Depleted SOI nMOSFET 을 제작하였다. 게이트의 길이가 큰 경우에는 SOI 층이 얇지 않아도 좋은 특성을 보이지만, 게이트 길이가 100nm 이하에서는 Short Channel Effect 에 의한 특성 열화 때문에 SOI thin body 의 두께가 게이트 길이에 따라 같이 얇아져야 한다. [1] 100nm 게이트 길이 SOI-NMOSFET에서 10nm 이하 body 두께에 따라 Vth는 조금 상승했고, Subthreshold slope은 조금 개선되는 특성을 보였다. 또한, 45nm 게이트 길이와 3nm 로 추정되는 body 두께를 갖는 nMOSFET 에서 우수한 I-V 동작 특성을 얻었다.

Keywords