Proceedings of the IEEK Conference (대한전자공학회:학술대회논문집)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

High Speed Implementation of HomePNA 2.0 Frame Processor

HomePNA 2.0 프레임 프로세서의 고속 구현 기법

  • 강민수 (숭실대학교 정보통신전자공학부) ;
  • 이원철 (숭실대학교 정보통신전자공학부) ;
  • 신요안 (숭실대학교 정보통신전자공학부)
  • Published : 2003.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 전화선을 이용한 고속 홈네트워크인 HomePNA 2.0 시스템에서 HomePNA 2.0 (H2) 프레임을 만들기 위한 프레임 프로세싱 중, 다항식 나누기 연산을 통한 CRC (Cyclic Redundancy Check) 16비트 생성, HCS (Header Check Sequence) 8비트 생성 및 혼화(Scrambling) 처리에 있어서 입력 8 비트를 동시에 병렬 처리함으로써 기존의 1 비트 입력을 LFSR (Linear Feedback Shift Register)를 사용한 다항식 나누기 연산을 수행했을 때보다 빠른 속도로 H2 프레임을 구현하고자 하는 고속 처리 기법을 제시하고 이의 성능을 검증하였다.

Keywords