• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.345-346
• /
• 2013

InGaN material is being studied increasingly as a prospective material for solar cells. One of the merits for solar cell applications is that the band gap energy can be engineered from 0.7 eV for InN to 3.4 eV for GaN by varying of indium composition, which covers almost of solar spectrum from UV to IR. It is essential for better cell efficiency to improve not only the crystalline quality of the epitaxial layers but also fabrication of the solar cells. Fabrication includes transparent top electrodes and surface texturing which will improve the carrier extraction. Surface texturing is one of the most employed methods to enhance the extraction efficiency in LED fabrication and can be formed on a p-GaN surface, on an N-face of GaN, and even on an indium tin oxide (ITO) layer. Surface texturing method has also been adopted in InGaN-based solar cells and proved to enhance the efficiency. Since the texturing by direct etching of p-GaN, however, was known to induce the damage and result in degraded electrical properties, texturing has been studied widely on ITO layers. However, it is important to optimize the ITO thickness in Solar Cells applications since the reflectance is fluctuated by ITO thickness variation resulting in reduced light extraction at target wavelength. ITO texturing made by wet etching or dry etching was also revealed to increased series resistance in ITO film. In this work, we report a new way of texturing by deposition of thickness-optimized ITO films on ITO nano dots, which can further reduce the reflectance as well as electrical degradation originated from the ITO etching process.

• 한국진공학회지
• /
• 제12권4호
• /
• pp.263-268
• /
• 2003

차세대 반도체 및 디스플레이 소자에 적용되는 실리콘 질화막은 정확한 두께 제어와 우수한 물성을 필요로 한다. 본 연구에서는 우수한 특성의 실리콘 질화막을 형성하기 위해 Si 원료물질로 $SiC1_4$, N 원료물질로 $NH_3$을 사용하고 $500^{\circ}C$에서 $600^{\circ}C$ 온도구간에서 batch-type 장비를 이용하여 원자층 증착 방법으로 박막을 형성하고 증착된 박막의 특성을 살펴보았다. Batch-type 장비를 사용한 박막의 증착은 표면반응에 의한 균일한 원자층 증착임을 확인하였으며, 증착 cycle의 횟수를 조절하여 원하는 두께의 박막을 형성할 수 있었다. 원자층 증착된 박막의 조성, 굴절률 및 습식각 속도를 기존의 저압화학증착 방법에 의해 증착된 박막과 비교한 결과, 원자층 증착 방법을 사용하여 기존의 방법보다 증착온도를 $250^{\circ}C$ 이상 낮추면서도 유사한 물성을 가진 박막을 형성할 수 있음을 확인하였다. Pyridine을 촉매로 첨가하여 원자층 증착한 박막의 경우에는 증착속도를 50% 가량 향상시킬 수 있었으나 박막의 구조가 불안정하여 쉽게 산화되므로 반도체나 디스플레이 소자 제조에 적용하기에는 부적절한 것으로 판단된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.659-659
• /
• 2013

Recently, graphene has been intensively studied due to the fascinating physical, chemical and electrical properties. It shows high carrier mobility, high current density, and high thermal conductivity compare with conventional semiconductor materials even it has single atomic thickness. Especially, since graphene has fantastic electrical properties many researchers are believed that graphene will be replacing Si based technology. In order to realize it, we need to prepare the large and uniform graphene. Chemical vapor deposition (CVD) method is the most promising technique for synthesizing large and uniform graphene. Unfortunately, CVD method requires transfer process from metal catalyst. In transfer process, supporting polymer film (Such as poly (methyl methacrylate)) is widely used for protecting graphene. After transfer process, polymer layer is removed by organic solvents. However, it is impossible to remove it completely. These organic residues on graphene surface induce quality degradation of graphene since it disturbs movement of electrons. Thus, in order to get an intrinsic property of graphene completely remove of the organic residues is the most important. Here, we introduce modified wet graphene transfer method without PMMA. First of all, we grow the graphene from Cu foil using CVD method. And then, we deposited several metal films on graphene for transfer layer instead of PMMA. Finally, we fabricate graphene FET devices. Our approaches show low defect density and non-organic residues in comparison with PMMA coated graphene through Raman spectroscopy, SEM and AFM. In addition, clean graphene FET shows intrinsic electrical characteristic and high carrier mobility.

• 멤브레인
• /
• 제29권2호
• /
• pp.105-110
• /
• 2019

다공성 분리막은 입자성 물질을 제거하는데 산업적으로 다양하게 응용되고 있다. 기존 다공성 분리막 제작 방법과 다르게, 용액퍼짐 상분리법은 매우 간단하게 기공을 형성할 수 있다. 먼저 지지층으로 메쉬 위에 물을 적신 후, 물과 혼합되지 않은 용매에 폴리설폰 용액을 흘려준다. 이때 물과 혼합되지 않은 용매는 쉽게 기화되어 폴리설폰은 얇은 막으로 만들어지게 된다. 기공을 형성하기 위해 폴리설폰 용액에 물과 혼합할 수 있는 물질을 넣게 되면, 넣어주는 농도 비율에 따라 기공크기를 조절할 수 있게 된다. 막의 두께는 쉽게 용액의 농도로 조절이 된다. 다공성 분리막은 메쉬의 형성을 그대로 유지하고 있어 3차원 구조체를 형성하는데 매우 유용하다. 본 연구에서 제시된 용액 퍼짐 상분리법은 매우 낮은 생산단가와 쉬운 공정조절에 의해 기존 분리막에 비해 높은 가격경쟁력을 가질 수 있는 특징을 보이고 있다.

• Journal of the Korean Wood Science and Technology
• /
• 제17권1호
• /
• pp.3-11
• /
• 1989

리기다소나무 단판적층재(單板積層材)(LVL)의 가구용재(家具用材)로서의 적합성(適合成) 여부(與否)를 판단(判斷)하기 위한 기초자료(基礎資料)를 제공(提供)하고자 요소 멜라민수지(樹脂)와 페놀수지접착제(樹脂接着劑)를 사용(使用)하여 단판적층재(單板積層材)를 제조(製造), 그 물리적(物理的), 기계적(機械的) 성질(性質), 접착내구성(接着耐久性) 및 제조성능(製造性能)을 검토(檢討)한 결과(結果)는 다음과 같다. 1. 리기다소나무 LVL 제조(製造)를 위한 적정압체시간(適正壓締時間)은 단판(單板)두께 1mm당(當) 45초(秒) 이상이 요구(要求)되었다. 2. 휨강도(强度)는 소재(素材)에 비(比)해 낮았으나 압축강도(壓縮强度)는 비슷하였고 단판(單板)의 두께가 얇을수록 강도(强度)는 증가(增加)하는 경향(傾向)이였다. 3. 충격(衝擊)휨흡수(吸收)에너지는 두께 2.5cm의 경우(境遇) 섬유직각방향(纖維直角方向)(상(上))이 $0.03kg{\cdot}m/cm^2$, 섬유방향(纖維方向)이 $0.24kg{\cdot}m/cm^2$으로 $0.68kg{\cdot}m/cm^2$인 소재(素材)에 비(比)해 매우 낮았다. 4. 열압체시간(熱壓締時間)을 45초(秒)/mm 이상(以上)으로 하면 침지박리(浸漬剝離) 및 한열반복시험시(寒熱反復試驗時), 접착층(接着層)의 박리(剝離), 표면할열(表面割裂), 부풀음, 변색(變色) 등(等)이 발생(發生)하지 않았다. 5. 진공침수시험(眞空侵水試驗)은 결과(結果), 섬유방향(纖維方向)으로서 수축율(收縮率)은 약(約) 1.0%, 섬유직각방향(纖維直角方向)(횡방향(橫方向))은 약(約) 3%였으며, 1~4개(個) 정도(程度)의 표면할제(表面割裂)이 관찰(觀察)되었다. 6. 온냉건고시험(溫冷乾燥試驗)에 의한 리기다소나무 LVL의 도막할열(塗膜割裂)은 전혀 관찰(觀察)되지 않았다. 7. 리기다소나무 LVL을 내장용(內粧用)으로 사용(使用)할 경우(境遇), 부착용화장단판(付着用化粧單板)으로서는 단판자체(單板自體)의 할열(割裂)이 적은 단판(單板)을 사용(使用)하여야 하며 부착용화장단판(付着用化粧單板)과 LVL의 표면(表面)이 서로 직교(直交)되도록 접착(接着)해야 표면할열(表面割裂)의 발생(發生)이 적고 표면부착성(表面付着性)이 향상(向上)되었다. 결론적(結論的)으로 리기다소나무 LVL은 접착성(接着性)은 매우 양호(良好)하였으며 휨강도(强度), 압축강도(壓縮强度) 및 충격(衝擊)휨흡수(吸收)에너지 등(等)은 가구재료(家具材料)로써 적정수준(適正水準)이었으나 단판자체(單板自體)의 옹이 및 할열(割裂)로 인(因)해 가구재료(家具材料)로 사용(使用)할 경우(境遇), 품질(品質)이 좋은 단판(單板) 즉, 화장단판(化粧單板) 등(等)으로 표면(表面)해양 할 것으로 생각되었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2010년도 하계학술대회 논문집
• /
• pp.11-11
• /
• 2010

Thin-film-transistors (TFTs) that can be deposited at low temperature have recently attracted lots of applications such as sensors, solar cell and displays, because of the great flexible electronics and transparent. Transparent and flexible transistors are being required that high mobility and large-area uniformity at low temperature [1]. But, unfortunately most of TFT structures are used to be $SiO_2$ as gate dielectric layer. The $SiO_2$ has disadvantaged that it is required to high driving voltage to achieve the same operating efficiency compared with other high-k materials and its thickness is thicker than high-k materials [2]. To solve this problem, we find lots of high-k materials as $HfO_2$, $ZrO_2$, $SiN_x$, $TiO_2$, $Al_2O_3$. Among the High-k materials, $Al_2O_3$ is one of the outstanding materials due to its properties are high dielectric constant ( ~9 ), relatively low leakage current, wide bandgap ( 8.7 eV ) and good device stability. For the realization of flexible displays, all processes should be performed at very low temperatures, but low temperature $Al_2O_3$ grown by sputtering showed deteriorated electrical performance. Further decrease in growth temperature induces a high density of charge traps in the gate oxide/channel. This study investigated the effect of growth temperatures of ALD grown $Al_2O_3$ layers on the TFT device performance. The ALD deposition showed high conformal and defect-free dielectric layers at low temperature compared with other deposition equipments [2]. After ITO was wet-chemically etched with HCl : $HNO_3$ = 3:1, $Al_2O_3$ layer was deposited by ALD at various growth temperatures or lift-off process. Amorphous InGaZnO channel layers were deposited by rf magnetron sputtering at a working pressure of 3 mTorr and $O_2$/Ar (1/29 sccm). The electrodes were formed with electron-beam evaporated Ti (30 nm) and Au (70 nm) bilayer. The TFT devices were heat-treated in a furnace at $300^{\circ}C$ and nitrogen atmosphere for 1 hour by rapid thermal treatment. The electrical properties of the oxide TFTs were measured using semiconductor parameter analyzer (4145B), and LCR meter.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.344-344
• /
• 2014

Transparent amorphous oxide semiconductors such as a In-Ga-Zn-O (a-IGZO) have advantages for large area electronic devices; e.g., uniform deposition at a large area, optical transparency, a smooth surface, and large electron mobility >10 cm2/Vs, which is more than an order of magnitude larger than that of hydrogen amorphous silicon (a-Si;H).1) Thin film transistors (TFTs) that employ amorphous oxide semiconductors such as ZnO, In-Ga-Zn-O, or Hf-In-Zn-O (HIZO) are currently subject of intensive study owing to their high potential for application in flat panel displays. The device fabrication process involves a series of thin film deposition and photolithographic patterning steps. In order to minimize contamination, the substrates usually undergo a cleaning procedure using deionized water, before and after the growth of thin films by sputtering methods. The devices structure were fabricated top-contact gate TFTs using the a-IGZO films on the plastic substrates. The channel width and length were 80 and 20 um, respectively. The source and drain electrode regions were defined by photolithography and wet etching process. The electrodes consisting of Ti(15 nm)/Al(120 nm)/Ti(15nm) trilayers were deposited by direct current sputtering. The 30 nm thickness active IGZO layer deposited by rf magnetron sputtering at room temperature. The deposition condition is as follows: a rf power 200 W, a pressure of 5 mtorr, 10% of oxygen [O2/(O2+Ar)=0.1], and room temperature. A 9-nm-thick Al2O3 layer was formed as a first, third gate insulator by ALD deposition. A 290-nm-thick SS6908 organic dielectrics formed as second gate insulator by spin-coating. The schematic structure of the IGZO TFT is top gate contact geometry device structure for typical TFTs fabricated in this study. Drain current (IDS) versus drain-source voltage (VDS) output characteristics curve of a IGZO TFTs fabricated using the 3-layer gate insulator on a plastic substrate and log(IDS)-gate voltage (VG) characteristics for typical IGZO TFTs. The TFTs device has a channel width (W) of $80{\mu}m$ and a channel length (L) of $20{\mu}m$. The IDS-VDS curves showed well-defined transistor characteristics with saturation effects at VG>-10 V and VDS>-20 V for the inkjet printing IGZO device. The carrier charge mobility was determined to be 15.18 cm^2 V-1s-1 with FET threshold voltage of -3 V and on/off current ratio 10^9.

• 한국재료학회지
• /
• 제4권1호
• /
• pp.63-74
• /
• 1994

$SiO_{2}$초박막(ultrathin film)의 두께 조절 용이성, 두께 균일성, 공정 재현성 및 전기적 특성을 향상시키기 위해 실리콘을 $N_{2}O$분위기에서 열산화시켰다. $N_2O$분위기에서 박막 성장시 산화와 동시에 질화가 이루어지기 때문에 전기적 특성의 향상을 가져올 수 있었다. 질화 현상에 의해 형성된 Si-N결합 형성은 습식 식각율과 ESCA분석으로 확인할 수 있었다. $N_2O$분위기에서 성장된 $SiO_{2}$박막은 Fowler-Nordheim(FN)전도 기구를 보여주었으며, 절열파괴 특성과 누설 전류특성 및 산화막의 신뢰성은 건식 산화막에 비해서 우수하였다. 또한 계면 포획밀도는 건식 산화막에 비해 감소하였고, 전하를 주입했을 때 생성되는 계면 준위의 양 또는 크게 감소하였다. 산화막 내부에서의 전하 포획의 양도 감소하였고, 전하를 주입하였을 때 생성되는 전하 포획의 양도 감소하였다. 이와 같은 전기적인 특성의 향상은 산화막 내부에서 약하게 결합하고 있는 Si-O 결합들이 Si-N결합으로의 치환과 스트레스 이완에 의하여 감소하였기 때문이다.

• 한국결정성장학회지
• /
• 제19권6호
• /
• pp.288-292
• /
• 2009

LPD법을 이용하여 유리 기판 위에 발수/친수 패터닝 기판을 제조하였다. 발수 표면은 거친 표면을 갖는 ZnO 박막을 FAS를 이용한 표면 개질에 의하여 만들어졌고, 친수 표면은 자외선을 조사하여 FAS를 제거함으로써 만들어졌다. Hexagonal ZnO rod는 LPD법에 의하여 ZnO seed 층이 코팅된 유리 기판 위에 수직으로 성장되었다. 침적시간이 증가함에 따라 ZnO rod의 직경과 두께는 증가하였다. 제조된 ZnO 박막의 표면구조, 두께, 결정구조, 투과율과 접촉각은 FE-SEM, XRD, UV-vis와 contact angle meter를 이용하여 측정하였다. $20^{\circ}{\sim}30^{\circ}$의 접촉각을 갖는 친수 ZnO 박막은 FAS 표면 처리에 의해 $145^{\circ}{\sim}161^{\circ}$의 접촉각을 갖는 표면으로 바뀌었다. 제조된 발수 표면은 $300\;{\mu}m$, 3 mm의 dot size를 갖는 shadow mask를 이용하여 자외선을 조사하여 패터닝 되었다. 최종적으로 자외선이 조사된 발수 표면은 친수 표면으로 바뀌었다.

• 한국산학기술학회논문지
• /
• 제16권4호
• /
• pp.2391-2400
• /
• 2015

내후성 강재는 대기환경에서 내식성이 우수하여 강교량의 재료로 많이 사용되고 있다. 그러나 내후성 강은 해수와 가까운 지역, 음지 및 습도가 높은 환경에서는 안정된 녹층이 형성되지 않고, 일반녹이 발생하고 있다. 따라서 열악한 대기환경을 가지는 일본에서는 무도장으로 사용하지 않고, 녹안정화 처리를 하고 있는 상황이다. 그러나 국내에서 건설된 내후성 강은 대부분 무도장으로 건설되었고, 건습의 주기적인 반복이 일어나기 어려운 밀폐형 박스거더형으로 건설되었다. 특히, 한강수변위에 건설된 강교량의 경우, 수분의 증발, 온도차에 의한 결로 및 우수에 의한 체수 등으로 내후성강의 부동태 피막형성에 해로운 영향을 미치고 있다. 이에 따라, 본 연구에서는 상수도 보호구역에 무도장 내후성 강으로 건설된 교량의 밀폐형 박스거더 내부의 부식 특성을 분석하기 위하여, 육안에 의한 관찰, 셀로판 테이프 시험, 강재 두께 측정, 표면 부식 전위측정, 채취한 녹의 전자현미경 분석 및 X선 회절 분석을 실시하였다. 분석을 통하여, 밀폐형 박스거더 내부에서 불안정녹층이 관찰되었으며, 특히, 상부 및 하부 플랜지의 경우 우수에 의한 체수, 결로 및 제설제에 의한 영향 등으로 부식 정도가 심하게 관찰되었다.