• 한국정보통신학회논문지
• /
• 제14권10호
• /
• pp.2310-2316
• /
• 2010

이 논문에서는 형식 검증(formal verification)의 한 분야인 모델 검증(model checking)에 재타이밍(retiming) 기법을 적용하는 방법에서 대해 연구하였다. 재타이밍은 주어진 회로의 레지스터들을 재배치함으로써, 입출력 동작을 바꾸지 않으면서 전이 관계(transition relation)을 변환할 수 있는 기법이다. 이러한 재타이밍을 이용하면 모델 검증을 더 효율적으로 수행하도록 회로를 바꿀 수 있다. 이 논문에서는, 레지스터의 개수와 전이 관계의 특성을 반영한 cost 함수를 제안하고, 재타이밍으로 얻을 수 있는 회로 구조들을 효율적으로 탐색하는 heuristic annealing 알고리즘을 개발한다. 제안된 방법이 모델 검증의 성능을 향상시킬 수 있음을 실험 결과를 통해 보여주었다.

• Journal of applied mathematics & informatics
• /
• 제3권2호
• /
• pp.129-148
• /
• 1996

This paper propose the inference mechanism for handling linear polynomial constraints called consistency checking algorithm based on the feasibility checking algorithm borrowed from linear pro-gramming. in contrast with other approaches proposed algorithm can efficiently and coherented by linear polynomial forms. The developed algorithm is successfully applied to the symbolic simulation that offers a convenient means to conduct multiple simultaneous exploration of model behaviors.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2005년도 한국컴퓨터종합학술대회 논문집 Vol.32 No.1 (A)
• /
• pp.904-906
• /
• 2005

최근 유비쿼터스 컴퓨팅 환경이 부각되면서 유비쿼터스 컴퓨팅 환경에서의 모델 검증을 위해 기존의 심볼릭 검증 모델을 응용한 매우 크고 여러 콤포넌트로 구성된 모델 검증 대상이 빈번히 변화하는 상황을 가정한 모델 검증 기술이 요구되었다. 본 논문에서는 빈번히 변화하는 모델 검증을 위해 새로운 알고리즘을 제시하고 완전히 증명하였으며 기존의 모델과 새로운 모델간의 성능 비교 실험으로 새로운 모델의 효율성을 증명하였다.

• 전자공학회논문지CI
• /
• 제39권3호
• /
• pp.1-17
• /
• 2002

본 논문은 심볼릭 모델 체커 SMV(Symbolic Model Verifier)를 이용하여, 한국전자통신연구원 (Electronics and Communications Research Institute)에서 개발한 캐쉬 일관성 프로토콜인 RACE(Remote Access Cache coherency Enforcement) 프로토콜의 몇 가지 특성(property)들을 검증함으로써, RACE 프로토콜이 중요 요구사항(requirement)들을 만족함을 보인다. 본 검증에서는 RACE 프로토콜의 모델을 SMV 입력 언어로 명세하며, 검증할 특성들을 CTL(Computational Tree Logic)을 이용하여 나타낸다. 본 검증을 통해서 RACE 프로토콜은 4개의 노드로 구성된 시스템에서 비정상적인 state/input 조합이 발생하지 않으며, liveness와 safety를 만족한다는 것을 검증하였다. 또한, 프로토콜 개발자들이 예상하지 못한 명세서 상의 모호성(ambiguity) 및 기아현상(starvation)을 발견하였으며, 본 검증 사례를 통하여 모델 체킹 기법이 하드웨어 프로토콜 검증에 효과적으로 이용될 수 있다는 것을 제안한다. 그리고, 검증시에 구현된 모델을 이용하여 시뮬레이션 및 테스팅에 유용하게 사용될 수 있는 테스트 케이스를 자동적으로 생성할 수 있는 새로운 방법을 제안한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2003년도 하계종합학술대회 논문집 II
• /
• pp.939-942
• /
• 2003

Design verification problem is emerging as an important issue to detect any design errors at the early stage of the design. Conventionally, design verifications have been done using a simulation technique. However, this technique has been proved not to cover all potential design errors. Therefore, formal technique is often used to verify digital circuits as an alternative. In this paper we adopted formal verification technique and verified some important properties derived from our pipelined digital systems, using SMV (Symbolic Model Verifier). Our example shows that model checking method (one of formal verification techniques) can be effectively performed in verifying the large digital systems.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 1992년도 제2회 정기총회 및 추계학술 발표회 발표논문 초록
• /
• pp.7-7
• /
• 1992

Extending discrete event modelling formalisms to facilitate greater symbol manipulation capabilities is important to further their use in intelligent control and design of high autonomy systems. This paper defines an extension to the DEVS formalism that facilitates symbolic expression of discrete event times by extending the time base from the real numbers to the field of linear polynomials over the reals. A simulation algorithm is developed to generate the branching trajectories resulting from the underlying non-determinism. To efficiently manage linear polynomial constraints based on feasibility checking algorithm borrowed from linear programming. The extended formalism offers a convenient means to conduct multiple, simultaneous explorations of model behaviors. Examples of application are given with consideration on fault model analysis.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제31권6호
• /
• pp.773-783
• /
• 2004

본 연구는 스테이트차트의 실시간 검증을 위한 알고리즘을 제안한다. 스테이트차트는 실시간 반응형 시스템의 명세에 많이 사용되고 있으며 동기적과 비동기적인 두개의 시간모델을 지원한다. 그러나 기존의 스테이트차트에 대한 실시간 검증 방법은 비동기적 시간 모델과 호환되지 않거나, 변수를 모델에 추가함으로써 모텔의 상태 공간을 증가시키는 단점이 있었다. 우리는 기존의 모델 체킹 알고리즘을 확장하여 이러한 문제점을 해결하였다. 확장된 알고리즘은 시간을 증가시키는 전이만을 고려하기 때문에 스테이트차트의 두 가지 시간 모델에 모두 사용할 수 있으며, 시간의 계산이 알고리즘 내부적으로 이루어지기 때문에 모델에 변수를 추가할 필요가 없어 상태공간을 증가시키지 않는다. 본 연구는 이러한 알고리즘을 토대로 기존의 모델 체커인 NuSMV를 확장하였으며, 사례 연구를 통하여 그 유용성을 확인하였다.

• 한국경영과학회지
• /
• 제27권4호
• /
• pp.87-109
• /
• 2002

A satisfiability problem in propositional logic is the problem of checking for the existence of a set of truth values of atomic prepositions that renders an input propositional formula true. This paper describes an empirical investigation of a particular integer programming approach, using the set covering model, to solve satisfiability problems. Our satisfiability engine, SETSAT, is a fully integrated, linear programming based, branch and bound method using various symbolic routines for the reduction of the logic formulas. SETSAT has been implemented in the integer programming shell MINTO which, in turn, uses the CPLEX linear programming system. The logic processing routines were written in C and integrated into the MINTO functions. The experiments were conducted on a benchmark set of satisfiability problems that were compiled at the University of Ulm in Germany. The computational results indicate that our approach is competitive with the state of the art.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2002년도 춘계학술대회논문집
• /
• pp.61-65
• /
• 2002

These days, in order to satisfy the complex and various demands of the customers, the telecommunication networks must provide rapid and flexible services, with the support of efficient service and network management systems. To satisfy these requirements, many objects for management have been released to manage network services and elements. But there are no efficient ways to manage these newly managed objects in object-oriented software. Therefore, we study several problems, when a subsystem using object-oriented technique is implemented. The first problem is that interface works between realized application programs using its technique. The second problem is that reusability of internal managed objects is difficult. In this paper, we will point out some problems and to solve these problems, we have proposed the Object Management System (OMS) architecture, which supports a transparent interface between object-oriented applications and the distributed data repositories. Also in order to manage efficient business objects stored in the different repositories, we suggest a method for integrating dynamic information resources in heterogeneous and distributed network environments. Finally, we applied OMS to TINA(Telecommunication Information Network Architecture) domain, implemented OMS, and verified it with SMV(Symbolic Model Verifier) which is model checking technology.

• 벤처창업연구
• /
• 제10권4호
• /
• pp.95-111
• /
• 2015

본 연구의 목적은 명품을 학문적으로 정의하고, 소비자의 명품의 구매의도에 영향을 미치는 명품성의 결정요인에 대하여 제품속성과 인지 구조적 관계를 규명하는 것이다. 명품성은 소비자에게 핵심가치를 제공하는 기능적 혜택, 경험적 혜택, 상징적 혜택, 배타적 혜택을 유인하며 소비자의 심리적 만족에 미치는 영향요인이다. 기존의 명품성 요인의 척도 개념으로는 소비자가 명품을 선호하는 이유에 대하여 충분히 설명을 하지 못하고 있다. 본 연구에서는 소비자가 지각하는 명품이 무엇이고, 명품성이 무엇인지를 마케팅관점에서 개념화하기 위하여 선행이론을 바탕으로 연구모형을 새롭게 제시하였다. 제품속성은 기능적 단서(품질, 디자인), 상징적 단서(브랜드, 가격)로 구분하고, 명품성 요인은 우월성, 희소성, 차별성, 전통성으로 구분하였다. 본 연구에서는 이와 같은 이론적 개념을 바탕으로 명품의 제품속성과 명품성이 소비자의 구매의도에 미치는 영향 관계를 실증적으로 분석하고자, 총 282개의 표본을 대상으로 통계분석을 실시하였다. 조사대상제품은 명품 소비자를 대상으로 사전 조사된 B자동차로 하였다. 구조방정식 모형의 분석을 이용한 가설 검정결과, 제품속성과 명품성의 관계에서 제품속성의 기능적 단서인 품질은 명품성의 우월성과 차별성에 유의한 영향을 미치며, 디자인은 희소성에 유의한 영향을 미치는 것으로 나타났다. 또한 제품속성의 상징적 단서인 브랜드는 전통성에 유의한 영향을 미치며, 가격은 우월성과 희소성에 유의한 영향을 미치는 것으로 나타났다. 그리고 제품속성은 구매의도에 부분적으로 유의한 영향을 미쳤으며, 또한 명품성은 구매의도에 부분적으로 유의한 영향을 미치는 것으로 나타났다. 따라서 본 연구에서 제시된 명품과 명품성의 구조적 개념은 새로운 연구모형을 구축하는데 이론적 기반을 제공할 것이며, 마케팅 관점에서 명품성의 결정요인은 소비자의 심리적 내적동기 요인을 확인하는데 실무적으로 도움이 될 것이다.