• 한국산업정보학회논문지
• /
• 제8권1호
• /
• pp.83-91
• /
• 2003

본 논문에서는 QPSK 방식을 채용하는 고속 무선 전송 시스템에 적용될 수 있는 all-digital QPSK 복조기에 대해서, 복조기에 소요되는 알고리즘들을 고찰하고 이를 구현하기 위한 H/W구조에 대해서 언급한다. All-digital QPSK 복조기를 구현하기 위해서, 비트 동기를 포착하는 심볼 동기부와 반송파 동기를 포착하는 반송파 동기부가 구현되어야 하는데, 심볼 동기부로는 Gardner 알고리즘을, 반송파 동기부로는 빠른 반송파 포착을 위한 Decision-Directed 동기화 알고리즘을 적용하여 설계, 구현하였다. 설계한 QPSK 복조기를 Altera사의 Design Compiler를 이용하여 CPLD-EPF10K100GC 503-4 칩에 합성해 본 결과 약 2.6 Mbps의 전송속도까지 복조가능하였다. Speed grade 1인 CPLD칩에서 구현하면 5배 정도 고속화가 가능하고, 설계된 all-digital QPSK 복조기를 ASIC으로 구현할 경우 CPLD 속도의 5∼6배 이상 고속화가 가능하므로 약 50 Mbps급 all-digital QPSK 복조가 가능하다.

• 대한전자공학회논문지TC
• /
• 제43권10호
• /
• pp.46-54
• /
• 2006

본 논문에서는 기존의 아날로그 트랜시버가 가지고 있는 단점을 극복하기 위한 디지털 트랜시버를 제안한다. 제안된 트랜시버는 불연속적인 협대역 채널들로 구성된 환경에서 사용된다고 가정하였다. 그리고 어느 정도의 보안성을 가지며 개인 대(對) 개인뿐만 아니라, 개인 대(對) 그룹, 그룹 대(對) 그룹의 음성 및 데이터 통신이 가능하여야 하며, 음성과 데이터를 동시에 전송할 경우 1 Mbps의 데이터 율을 가져야 한다고 가정하였다. 주파수 대역의 제한 때문에 FH-SS(Frequency Hopping-Spread Spectrum) 방식을, 구현의 복잡성 때문에 D8PSK(Differential 8 Phase Shift Keying) 방식을 채택하였다. 반송파와 심볼 타이밍 복원을 위해 IEEE 802.11 FHSS 프레임 구조를 바탕으로 새로운 프리앰블 구조를 제안하여 검출 확률을 높였다. 전산 모의 실험과 전력 계산을 통하여 제안된 시스템은 아날로그 워키토키와 같은 간단한 무선 통신에 사용될 수 있음을 보였다.

• 대한전자공학회논문지TC
• /
• 제37권3호
• /
• pp.9-17
• /
• 2000

본 논문에서는 Quadrature Detector를 이용하여 4FSK 신호 변복조 시스템에 대한 전반적인 분석 및 시뮬레이터를 구현하였다. 구현 기준은 무선 호출시스템 표준인 FLEX 규격을 따랐으며 이에 따라 Pre-modulation 필터 및 데이터 프레임을 구성하였다. 심볼동기 알고리즘은 128bit 구간동안의 프리앰블 패턴을 이용하여 심볼동기를 획득할 수 있는 효율적인 개루프 방식을 제안하였으며, 다양한 UW 검출 방식 중 최적 UW 검출방식인 비주기자기상관 우수코드에 의한 32bit의 최적 UW 패턴을 제안하였다. 아울러 Quadrature Detector의 BER 특성을 AWGN 환경에서 뿐만 아니라 페이딩환경에서 BCH Coding과 Interleaving을 적용해 부호이득을 분석하였다