• 한국콘텐츠학회논문지
• /
• 제13권4호
• /
• pp.44-52
• /
• 2013

SIFT(Scale Invariant Feature Transform) 알고리즘은 현재 비디오 감시카메라, 자율 주행시스템 등과 같은 영상 시스템에서 많이 사용되고 있다. SIFT 알고리즘에서 연산량과 연산시간이 가장 많이 필요한 부분이 descriptor의 sin/cos 함수를 연산하는 부분이다. 그러므로 본 논문에서는 SIFT 알고리즘에 사용되는 descriptor를 위한 sin/cos 함수를 하드웨어로 구현하였다. Verilog-HDL 언어를 사용하여 FPGA로 구현하고 그 성능을 분석한다. Xilinx Spartan 2E(XC2S200E-PQ208-6) 를 사용하여 구현하였을때, 149 Slices에 233 LUTs가 소모되었으며, 최대 주파수는 60.01MHz로 동작하였다. 또한 descriptor에 적용하여 소프트웨어와 비교 하였을 때 40배 정도의 빠른 성능 향상을 얻었다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.140-142
• /
• 2011

본 논문에서는 모바일 그래픽프로세용 특수목적 연산 회로를 설계하였다. 특수목적 연산회로(SFU)는 6개의 연산, 즉, $1/{\chi}$, $\frac{1}{{\sqrt{x}}$, $log_2x$, $2^x$, $sin(x)$, $cos(x)$를 지원한다. 특수목적 연산 회로는 높은 정밀도 조건을 만족하기 위해 IEEE 표준 부동 소수점 형식을 사용하는 2차 다항식 minimax 알고리즘을 사용하였으며, 높은 연산 성능을 위해 5-단 파이프라인 구조를 갖고 있다. 설계한 특수목적 연산회로 는 65nm 삼성 CMOS 표준셀 공정 조건에서 약 23,000개의 게이트로 구성되며, 약 400 Mhz의 동작 주파수를 가진다. 설계된 회로는 파이프라인 구조로 동작하므로 약 400 MOPS(Million Operations Per Second)의 연산 성능을 갖고 있어서, 고성능 3차원 그래픽 프로세서에 적용이 가능하다.