• Journal of Communications and Networks
• /
• 제18권2호
• /
• pp.238-245
• /
• 2016

A sequence number checking technique is proposed to improve the performance of TCP connections in mobile ad hoc networks. While a TCP connection is initialized, a routing protocol takes the responsibility for checking the hop count between a source and destination pair. If the hop count is greater than a predefined value, the routing protocol decides to use a proxy node. The responsibility of a proxy node is to check the correctness of data packets and inform the missing packets by sending an acknowledgement from a proxy node to the source node. By doing so, the source node is able to retransmit any missing packet in advance without waiting until an end-to-end acknowledgement is received from the destination. Simulation results show that the proposed mechanism is able to increase throughput up to 55% in static network and decrease routing overhead up to 95%in mobile network.

• Journal of Power Electronics
• /
• 제18권6호
• /
• pp.1650-1658
• /
• 2018

Multilevel converters are being widely used in medium-voltage high-power applications including motor drive systems, utility power transmission, and distribution systems. Selective harmonic elimination (SHE) is a well-known modulation method to generate high quality output voltage waveforms. This paper presents a new simple practical method for generating a generalized five-level waveform without selected low order harmonics. This method is based on a phase-shifted expression for the SHE problem, which can analytically calculate the exact values of switching angles and the feasible modulation index range for three-level and five-level waveforms. The proposed method automatically determines the number of transitions between levels and generates proper output waveform without solving complex trigonometric equations. Due to the simplicity of the computational burden, the real-time implementation of the proposed algorithm can be performed by a simple processor. Simulation and experiment results verify the correctness and effectiveness of the proposed method.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2010년도 추계학술대회
• /
• pp.234-237
• /
• 2010

This paper proposes a balancing control of DC-link voltages of a H-bridge multilevel inverter for STATCOM application. Individual DC link voltage is controlled by simply adjusting the d-q voltage reference through a PI controller in each cell while the main controller carries out the reactive power control. The correctness and effectiveness of the method are validated by PSIM simulation with unbalanced load condition data taken from a typical arc furnace load, showing the adverse effects of load unbalance to DC link voltage significantly suppressed.

• Structural Engineering and Mechanics
• /
• 제55권6호
• /
• pp.1223-1239
• /
• 2015

A method for structural damage identification based on Chaotic Artificial Bee Colony (CABC) algorithm is presented. ABC is a heuristic algorithm with simple structure, ease of implementation, good robustness but with slow convergence rate. To overcome the shortcoming, the tournament selection mechanism is chosen instead of the roulette mechanism and chaotic search mechanism is also introduced. Residuals of natural frequencies and modal assurance criteria (MAC) are used to establish the objective function, ABC and CABC are utilized to solve the optimization problem. Two numerical examples are studied to investigate the efficiency and correctness of the proposed method. The simulation results show that the CABC algorithm can identify the local damage better compared with ABC and other evolutionary algorithms, even with noise corruption.

• 한국시뮬레이션학회논문지
• /
• 제18권3호
• /
• pp.83-90
• /
• 2009

무선 센서 네트워크는 개방된 환경에 배치된 이후에 방치되므로 공격자는 센서 노드를 물리적으로 포획할 수 있다. 공격자는 포획한 노드의 정보를 사용하여 실재하지 않는 사건을 보고하는 위조 데이터 주입 공격을 수행할 수 있다. 위조 데이터는 허위 경보와 전달 노드들의 제한된 에너지 자원을 고갈시킬 수 있다. 위조 데이터를 전달 과정 중 탐지하여 폐기하기 위한 다양한 보안 기법들이 제안되고 있다. 그러나 이들은 추가적인 작업을 수반하는 예방 기반의 기법들로, 공격이 발생하지 않은 경우에는 에너지 효율적이지 않을 수 있다. 본 논문에서는 추가 비용 없이 위조 데이터 주입 공격을 탐지할 수 있는 기법을 제안한다. 시뮬레이션을 통해 위조 데이터 주입 공격의 서명을 도출하고 이를 기반으로 탐지 기법을 설계한다. 제안 기법은 각 이벤트별로 보고한 노드들의 수, 보고서들의 정확도, 보고 노드 수의 변화량을 기반으로 공격을 탐지한다. 시뮬레이션을 통해 제안 기법이 대부분의 공격을 탐지할 수 있음을 보인다.

• 한국게임학회 논문지
• /
• 제11권1호
• /
• pp.111-120
• /
• 2011

가상세계에서 다중 에이전트들의 집단행동을 사실적으로 시뮬레이션하는 것은 중요하다. 대부분의 기존 연구가 개방된 공간에서의 집단행동에 초점 맞춘 반면, 본 논문은 제한된 공간에서 조종력을 이용한 집단행동에 대하여 연구한다. 에이전트들은 제한된 공간에서 하나의 공동 목적지를 가지며, 다른 에이전트와 충돌을 피하면서 목적지로 이동하여야 한다. 이러한 환경에서 세 가지 가능한 에이전트 모델을 제시 하였으며, 각 모델에 필요한 여섯 가지 조종력도 제안하였다. 제안된 모델의 올바름을 보이기 위하여 모델들을 시뮬레이션 하였다. 시뮬레이션 결과는 벽들과 출입구에 따라 각 에이전트가 목적지에 도착하는 시간은 달랐지만, 단순히 조종력만을 사용하는 제안된 모델들이 제한된 공간에서 잘 동작하는 것을 보였다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권12호
• /
• pp.685-697
• /
• 2001

캐쉬 메모리는 명령어와 데이터의 참조시간을 줄이기 위하여 프로세서에 의해 참조되어질 가능성이 높은 주 메모리의 내용을 일시적으로 저장하는 용량이 작고 빠른 메모리이다. 본 논문에서는 슈퍼스칼라 프로세서에 적용될 수 있는 네 가지 명령어 캐쉬 구조에 대하여 캐쉬 미스와 분기예측 실패를 고려한 해석적 모델을 제안하고 성능을 분석하였다. 슈퍼스칼라 구조의 다양한 파라미터들을 정의하여 명령어 페치를 모델링하였으며, 해석적 모델의 타당성을 검증하기 위하여 시뮬레이션을 수행하여 얻은 결과와 비교하였다. 명령어 페치율에 있어서는 분기예측 실패로 인한 영향보다는 캐쉬 미스로 인한 성능저하가 더욱 큰 것으로 나타났다. 본 연구를 통하여 얻은 해석적 모델을 사용하면 시뮬레이션에서는 드러나지 않는 성능제약의 원인에 대한 명확한 규명이 가능하며, 캐쉬 성능에 있어서 캐쉬 미스와 분기예측 실패간의 관계에 대한 정확한 분석이 가능하다.

• 한국정보처리학회논문지
• /
• 제4권2호
• /
• pp.628-638
• /
• 1997

VSLI회로에서 스위치 레벨 결함 모델은 stuck-at결함만 사용하는데 한계가 있다. 따라서 본 연구는 스위치 레벨 결함 모델인 트랜지스터 stuck-open과 stuck-close결함을 다룰 수 있는결함 시뮬레이터를 구현한다. 스위치 레벨 회로는 이론적으로 신호 흐름이 양방향으로 전달되지만 실제로 대부분의 신호 흐름은 약 95%정도가 단 방향을로 설정되어 평가되는 것으로 나타내고 있다. 본 연구에서는 스위치 레벨 회로를 단반향 그래프 모델 로 변환시켜 해석한다. 스위치 레벨 회로는 EDIF컴파일러에 의해 입력되고 두개의 단방향으로 재구성된 자료구조를 만든다. 스위치 레벨 회로는 신호 흐름 경로가 도입되는 지배적 경로 기법이 제시된다. 지배적 경로는 경로를 판단하여 최종 출력 상태값을 결정하는 논리 시뮬레이션을 수행한다. 스위치 레벨 결함 시뮬레이션은 노들들로 연결되는 경로 상에 임의 트랜지스터의 stuck-open,stuck-close 결함을 주입시키고, 트랜지스터 저항값을 적용한 노드세기의 계산에 의한 지배적 경로를 평가한다. 이때 최초 입력은 two pattern vector를 인가하여 정상회로의 최종 출력 상태값과 결함회로의 출력 상태값을 비교하여 결함 검색하며, 그결함 검색의 정확성 을 보인다.

• 한국정보과학회논문지:시스템및이론
• /
• 제26권7호
• /
• pp.847-862
• /
• 1999

본 논문에서는 유한버퍼의(finite-buffered) 동기화된(synchronous) 큐잉모델(queueing model)을 이용하여 명령어들간의 병렬성, 분기명령의 빈도수, 분기예측(branch prediction)의 정확도, 캐쉬미스 등의 파라미터들을 고려하여 프로세서의 명령어 실행율을 예측하며 캐쉬의 성능과 파이프라인 성능간의 관계를 분석할 수 있는 새로운 해석적 모델을 제안하였다. 해석적 모델은 모델의 타당성을 검증하기 위해서 시뮬레이션을 수행하여 얻은 결과와 비교하였다. 해석적 모델과 시뮬레이션을 비교한 결과 대부분 10% 오차 내에서 일치하였다. 본 연구를 통하여 얻은 해석적 모델을 사용하면 시뮬레이션에서는 드러나지 않는 성능제약의 원인에 대한 명확한 규명이 가능하기 때문에 성능향상을 위한 설계자료를 얻을 수 있으며, 시스템 성능 밸런스를 위한 캐쉬와 비순차이슈 파이프라인 성능간의 관계에 대한 정확한 분석이 가능하다.Abstract This research presents a novel analytic model to predict the instruction execution rate of superscalar processors using the queuing model with finite-buffer size and synchronous operation mode. The proposed model is also able to analyze the performance relationship between cache and pipeline. The proposed model takes into account various kinds of architectural parameters such as instruction-level parallelism, branch probability, the accuracy of branch prediction, cache miss, and etc.. To prove the correctness of the model, we performed extensive simulations and compared the results with the analytic model. Simulation results showed that the proposed model can estimate the average execution rate accurately within 10% error compared to simulation results. The proposed model can explain the causes of performance bottleneck which cannot be uncovered by the simulation method only. The model is also able to show the effect of the cache miss on the performance of out-of-order issue superscalar processors, which can provide an valuable information in designing a balanced system.

• Journal of Electrical Engineering and Technology
• /
• 제10권1호
• /
• pp.251-260
• /
• 2015

The main purpose of this paper is to describe a DTC (direct torque control) method for four-switch brushless dc motor (BLDCM) drive. In the method, a novel voltage space vector modulation scheme, an optimal switching table, and a flux observation method are proposed. Eight voltage vectors are summarized, which are selected to control BLDCM in SVPWM pattern, and an optimal switching table is proposed to improve the torque distortion caused by midpoint current of the split capacitors. Unlike conventional flux observers, this observer does not require speed adaptation and is not susceptible to speed estimation errors, especially, at low speed. Global asymptotic stability of the flux observer is guaranteed by the Lyapunov stability analysis. DC-offset effects are mitigated by introducing a PI component in the observer gains. This method alleviates the undesired current and torque distortion which is caused by uncontrollable phase. The correctness and feasibility of the method are proved by simulation and experimental results.