• 한국ITS학회 논문지
• /
• 제9권4호
• /
• pp.80-89
• /
• 2010

무선 센서 네트워크를 위해 제안된 LEACH, PEDAP 등과 같은 에너지 효율을 고려한 대부분의 경로설정 알고리즘은 기지국이 무한한 자원을 가지고 있어 전송량과 전송거리에 제한이 없다고 가정하고 있다. 그러나 일반적인 소규모의 무선센서 네트워크에서는 기지국을 사용하지 않고 일반 노드가 수집 노드의 역할을 대신하고 있다. 또한 기존 연구에서는 수집 노드 방향으로만 데이터 전송을 고려하고 그 반대인 수집 노드에서 일반 센서 노드로 데이터를 전송하는 역방향 통신에 대해서는 고려하지 않고 있다. 본 논문에서는 무선 센서 네트워크에서 효율적인 역방향 통신을 위해 비트열기반의 경로설정 방법을 제안한다. 제안기법은 트리기반 경로설정 정보를 이용하여 처리방법이 간단하며 작은 메모리 공간을 가지는 센서 노드에서 주소를 효율적으로 저장하고 처리할 수 있다. 제안 기법의 평가를 위해 언어기반 시뮬레이터를 이용하여 성능을 분석하였다. 성능분석 결과 제안 기법이 메시지 전달에서 발생하는 전체 전송횟수를 메시지에 경로정보를 포함하여 전송하는 기법보다 약 61.3% 정도 줄일 수 있었다.

• Industrial Engineering and Management Systems
• /
• 제12권2호
• /
• pp.161-170
• /
• 2013

Deployment of green transportation in reverse logistics is a key issue for low carbon technologies. To cope with such logistic innovation, this paper proposes a hybrid approach to solve practical vehicle routing problem (VRP) of pickup type that is common when considering the reverse logistics. Noticing that transportation cost depends not only on distance traveled but also on weight loaded, we propose a hierarchical procedure that can design an economically efficient reverse logistics network even when the scale of the problem becomes very large. Since environmental concerns are of growing importance in the reverse logistics field, we need to reveal some prospects that can reduce $CO_2$ emissions from the economically optimized VRP in the same framework. In order to cope with manifold circumstances, the above idea has been deployed by extending the Weber model to the generalized Weber model and to the case with an intermediate destination. Numerical experiments are carried out to validate the effectiveness of the proposed approach and to explore the prospects for future green reverse logistics.

• 정보보호학회논문지
• /
• 제28권5호
• /
• pp.1225-1231
• /
• 2018

FPGA(Field Programmable Gate Array)를 이용한 시스템 개발은 개발 시간 단축 및 비용 절감을 위해 제3자에게 아웃소싱하는 형태로 발전하고 있다. 이러한 과정에서 악의적인 기능 및 오작동을 유발하는 하드웨어 악성기능(Hardware Trojan)이 시스템에 유입될 위협 또한 증가하고 있다. 하드웨어 악성기능의 탐지를 위해 다양한 방법들이 제시되고 있으나 FPGA에 탑재되는 비트스트림을 직접 수정하는 형태의 하드웨어 악성기능은 기존에 제시된 방법으로 탐지하기 어렵다. 이러한 유형의 하드웨어 악성기능 탐지를 위해서는 비트스트림으로부터 구현된 회로를 식별 가능한 수준으로 역공학하는 과정이 필요하며, 회로를 구성하는 여러 요소 중 특히 신호의 입출력 흐름을 파악할 수 있는 연결 정보를 역공학하는 것이 중요하다. 본 논문에서는 FPGA 비트스트림으로부터 연결 정보를 복구하는 도구인 BIL을 분석하고 이를 개선하기 위한 방법을 제시한다.

• 한국통신학회논문지
• /
• 제28권9A호
• /
• pp.728-735
• /
• 2003

IP 네트워크에서 이동시스템에 대한 원활한 이동성 제공은 무선인터넷의 주요한 이슈이다. IETF에 의해 표준화된 IP 이동성 지원은 홈 에이전트로부터 방문 에이전트까지 IP 패킷의 터널링을 지원하며, 방문에이전트에서 홈에 이전트로 역방향 터널링을 지원한다. 이 논문에서 진입필터링 라우터 환경에서 IP 단말의 이동으로 인해 발생하는 패킷의 트라이앵글 라우팅의 문제점을 해결하고, 핸드오프 지연으로 인한 패킷손실 발생을 최소화하는 방법을 제안한다. 각 경계 라우터에 모바일 라우팅 테이블을 유지한 라우팅 에이전트의 동작을 통해, 핸드오프 발생시 각 노드의 처리 메시지의 부하를 줄이고, MN에서 CN으로의 역방향 메시지 전송에 대하여 FA에서 HA를 경유하여 메시지를 전달하지 않고 직접 CN의 라우터로 전달하는 직접 라우팅을 통해 메시지 전달 경로를 줄였으며, 이를 통해 패킷 손실을 줄이는 방법을 제안하였다. 표준 MIP, 라우팅 최적화 MIP, Wu의 방법과 제안 알고리즘의 비교를 통해 실험 결과를 제시하였으며 마지막으로 결론을 제시하였다.

• 화약ㆍ발파
• /
• 제26권2호
• /
• pp.38-44
• /
• 2008

최근에 국내의 도로건설계획은 기존도로의 선형을 개량하거나 변경하는 데에 중점을 두므로, 건설하고자 하는 도로는 보다 현재 직선화되고 있는 추세이다. 국내의 지형은 대부분 산악지로 구성되어 있어 도로선형의 직선화에 따라 많은 교량과 터널의 계획이 불가피하며, 일부 산악터널의 갱구부는 터널굴착시 작업공간이 협소한 가파른 지형을 갖는 산안 계곡에 위치하는 경우가 있다. 이와 같이 가파른 지형에 터널 갱구부 굴착시 대안으로 역방향 굴착을 들 수 있는데, 3가지의 중요한 고려사항이 있다. 첫째, 적정한 폭, 높이, 그리고 길이로 Pilot 터널을 계획하는 것이며, 둘째, 터널 갱구부의 편토압에 대한 영향을 평가하는 것이고, 셋째, 갱구부의 얕은 심도의 지반조건에 대한 터널 안전성을 확보하는 것이라고 할 수 있다. 따라서 본 연구는 3차원 수치해석에 의해 얻어진 결과를 토대로 역방향 굴착의 적정성 및 Pilot 터널의 적용 범위를 제안코자 한다. 해석결과 Pilot 터널은 터널 안쪽 $20{\sim}25m$ 지점 전부터 갱구부 쪽으로 굴착하는 것이 적정함을 보이고 있다.

• 정보처리학회논문지A
• /
• 제14A권2호
• /
• pp.107-116
• /
• 2007

본 논문에서는 Reed-Muller 전개식에 의한 다치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱에 의한 다치 논리함수의 입출력 상호연결에 대하여 논하였고, GF(4)의 가산회로와 승산회로를 이용하여 다치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 다치 Reed-Muller 전개식에 의한 다치 논리 회로를 구현하였다. 제시된 다치 Reed-Muller 전개식의 설계방법은 모듈구조를 기반으로 하여 행렬변환을 이용하므로 동일한 함수에 대하여 타 방법과 비교하여 간단하고 회로의 가산회로와 증산회로를 줄이는데 매우 효과적이다. 제안된 다치 논리회로의 설계방법은 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가진다.

• 한국정보통신학회논문지
• /
• 제15권3호
• /
• pp.613-623
• /
• 2011

본 논문에서는 Perfect Shuffle에 의한 5치 논리 회로의 구성에 관한 한 가지 방법을 제시하였다. 먼저, Perfect Shuffle 기법과 Kronecker 곱에 의한 5치 논리함수의 입출력 상호연결에 대하여 논하였고, GF(5)의 가산회로와 승산회로를 이용하여 5치 Reed-Muller 전개식의 변환행렬과 역변환행렬을 실행하는 기본 셀을 설계하였다. 이 기본 셀들과 Perfect Shuffle과 Kronecker 곱에 의한 입출력 상호연결 방법을 이용하여 5치 Reed-Muller 전개식에 의한 5치 논리 회로를 구현하였다. 제시된 5치 Reed-Muller 전개식의 설계방법은 모듈구조를 기반으로 하여 행렬변환을 이용하므로 동일한 함수에 대하여 타 방법과 비교하여 간단하고 회로의 가산회로와 승산회로를 줄이는데 매우 효과적이다. 제안된 5치 논리회로의 설계방법은 회선경로 선택의 규칙성, 간단성, 배열의 모듈성과 병렬동작의 특징을 가진다.