• 한국컴퓨터정보학회논문지
• /
• 제20권9호
• /
• pp.21-29
• /
• 2015

The set partitioning problem is a well-known NP-hard combinatorial optimization problem, and it is formulated as an integer programming model. This paper proposes an Integer Programming-based Local Search for solving the set partitioning problem. The key point is to solve the set partitioning problem as the set covering problem. First, an initial solution is generated by a simple heuristic for the set covering problem, and then the solution is set as the current solution. Next, the following process is repeated. The original set covering problem is reduced based on the current solution, and the reduced problem is solved by Integer Programming which includes a specific element in the objective function to derive the solution for the set partitioning problem. Experimental results on a set of OR-Library instances show that the proposed algorithm outperforms pure integer programming as well as the existing heuristic algorithms both in solution quality and time.

• 전자공학회논문지
• /
• 제52권5호
• /
• pp.85-91
• /
• 2015

기존의 프레임율 증가 변환 알고리즘의 경우 움직임 추정을 위해 정방형의 블록을 사용하며, 임의의 형태를 갖는 물체의 경계를 정확하게 구분할 수 없어 정확한 움직임 벡터를 찾는데 한계가 있었다. 이에 반해 제안하는 비정방형 블록 분할 알고리즘은 텍스처 정보를 이용하여 블록을 두 개의 비정방형 블록으로 분할하여 실제 물체의 경계를 찾는데 적합하다. 또한 주변 블록의 분할 방법에 따라 선택적으로 움직임 벡터를 참조하는 알고리즘을 제안함으로써, 아웃라이어(Outlier)를 방지하고 실제 움직임 벡터를 찾는데 탁월한 성능을 보인다. 실험 결과 제안하는 알고리즘은 기존대비 평균 20-40%의 연산량으로 최대 2.03dB 높은 PSNR 성능을 보이는 것을 확인하였으며, SSIM 비교에서는 최대 0.0214의 향상을 확인하였다.

• 전자공학회논문지B
• /
• 제31B권11호
• /
• pp.20-26
• /
• 1994

본 논문에서는 네트워크의 노드들을 여러 집합으로 분할할 때 서로 다른 k개의 집합 사이를 연결하는 네트에 대해 비용을 k(k-1)/2로 주는 경우, 즉 완전 그래프 형태의 비용을 주는 경우의 분할 알고리듬을 제시한다. 이 문제는 Sanchis의 다중 부날 문제$^{[5]}$중의 하나로서 분산처리 시스템의 자원 할당에 적용될 수 있다. 제시된 알고리듬은 Fiduccia, Mattheyses 알고리듬$^{[3]}$을 확장하여 일시에 다중 분할하는 기법을 사용하였으며 네트워크의 크기에 선형으로 비례하는 시간 복잡도와 공간 복잡도를 가진다. 제시된 알고리듬의 성능을 평가하기 위해 네트별로 노드들을 그룹화시키는 클러스터 성장 방식과 결과를 비교했다. 실험 결과 일시에 다중 분할하는 제시된 알고리듬이 우수한 결과를 내었다.

• 한국통신학회논문지
• /
• 제25권8B호
• /
• pp.1477-1486
• /
• 2000

본 논문에서는 조합 논리 회로의 면적과 전력 소모를 낮추기 위한 효율적인 커널 기반의 분할 알고리듬을 제안 한다. 제안한 알고리듬은 커널을 이용하여 회로를 분할함으로써 회로의 전력 소모를 줄이고 분할된 회로들의 중복 되는 게이트를 최소화시켜 면적 overhead를 감소시킨다. MCNC 표준 테스트 회로에 대한 실험을 통하여 제안된 알고리듬이 면적과 전력소모면에 있어서 기존의 precomputation 회로 구조에 바탕을 둔 알고리듬에 비해 전력 소모는 평균 43.6% 면적은 평균30.7% 향상된 결과를 보인다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제10권4호
• /
• pp.93-100
• /
• 2021

블록체인의 확장성 문제를 해결하기 위한 이더리움 샤드 시스템은 부하 균형 문제가 존재하며 이는 그래프 분할 문제로 모델링된다. 본 논문에서는 게임 이론의 협상 해법을 사용하여 이더리움 샤드 시스템의 상반된 효용에 대한 협상이 가능한 적응적 온라인 가중그래프 분할 알고리즘을 제안한다. 게임 이론의 협상 해법은 상반된 효용의 협상점을 공정하게 결정할 수 있는 공리적 해법이다. 제안 알고리즘은 기존 온라인 그래프 분할 알고리즘을 가중그래프에 적용할 수 있도록 개선하였으며 대표적인 교섭 해법인 내쉬 협상 해법을 확장한 확장 내쉬 협상 해법을 사용하여 이더리움 시스템 상황을 고려한 설계를 통해 효과적으로 부하 균형을 수행하였다. 실험 결과, 대표적인 온라인, 오프라인 그래프 분할 알고리즘에 비해 최대 37% 우수한 성능을 보였다.

• 한국경영과학회지
• /
• 제19권3호
• /
• pp.219-233
• /
• 1994

A fixed k-coloring problem is introduced and dealt with by efficient heuristic algorithms. It is shown that the problem can be transformed into the graph partitioning problem. Initial coloring and improving methods are proposed for problems with and with and without the size restriction. Algorithm Move, LEE and OEE are developed by modifying the Kernighan-Lin's two way uniform partitioning procedure. The use of global information in the selection of the node and the color set made the proposed algorithms superior to the existing method. The computational result also shows that the superiority does not sacrifice the time demand of the proposed algorithms.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 ITC-CSCC -3
• /
• pp.1507-1510
• /
• 2002

In this paper, we propose a sequential mesh cod- ing algorithm using the vertex pedigree based on the wave partitioning. After a mesh model is partitioned into several small processing blocks (SPB) using wave partitioning, we obtain vertices for each SPB along circumferences defined by outer edges of the attached triangles. Once all the vertices within each circumference are arranged into one line, we can encode mesh models

• 전자공학회논문지C
• /
• 제35C권5호
• /
• pp.1-10
• /
• 1998

In this paper, a new hardware-software patitioning algorithm is presented, in which the system behavioral description containing a mixture of hardware and softwae components is partitioned into the hardware part and the software part. In this research, new techniques to optimally partition a mixed system under certain specified constaints such as performance, area, and delay, have been developed. During the partitioning process, the overhead due to the communication between the hardware and software parts are considered. New featues have been added to adjust the hierarchical level of partitioning. Power consumption, memory cost, and the effect of pipelining can also be considered during partitioning. Another new feature is the ability to partition a DSP system under throughput constraints. This feature is important for real time processing. The developed partitioning system can also be used to evaluate various design alternatives and architectures.

• 대한산업공학회지
• /
• 제24권4호
• /
• pp.661-671
• /
• 1998

It is important to minimize the number of disk accesses which is necessary to transfer data in disk into main memory when processing transactions in physical database design. A vertical file partitioning method is used to reduce the number of disk accesses by partitioning relations vertically and accessing only necessay fragments. In this paper, SOFM(Self-Organizing Feature Maps) network is used to solve vertical partitioning problems. This paper shows that SOFM network is efficient in solving vertical partitioning problem by comparing approximate solution of SOFM network with optimal solution of N-ary branch and bound method. And this paper presents a heuristic algorithm for allocating duplicate attributes to vertically partitioned fragments. As branch and bound method requires particularly much computing time to solve large-sized problems, it is shown that SOFM network is able to overcome this limitation of branch and bound method and solve large-sized problems efficiently in a short time.

• 전자공학회논문지C
• /
• 제35C권7호
• /
• pp.46-58
• /
• 1998

In this paper, we propose a synthesis algorithm for the design of low powe rcombinational circuits under area constraints. The proposed algorithm partitions a given circuit into several subcircuits such that only a selected subcircuit is activated at a time, hence reduce unnecessary signal transitions. Partitioning of a given circuit is performed through adaptive simulated annealing algorithm employing the cost function reflecting poer consumption under area constraints. Experimental reuslts for the MCNC benchmark circuits show that the proposed algorithm generates the circuits which consume less power by 61.1% and 51.1%, when compared to those generated by the sis 1.2 and the precomputation algorithm, respectively.