• 한국정보과학회논문지:시스템및이론
• /
• 제32권4호
• /
• pp.160-167
• /
• 2005

$GF(2^{m})$ 상의 공개키 암호 시스템에서 나눗셈/역원은 기본이 되는 연산으로 내부적으로 $AB^{2}$ 연산을 반복적으로 수행함으로써 계산이 된다. 본 논문에서는 유한 필드 $GF(2^{m})$상에서 $AB^{2}$ 연산을 수행하는 디지트 시리얼(digit-serial) 시스톨릭 구조를 제안하였다. L(디지트 크기)×L 크기의 디지트 시리얼 구조로 유도하기 위하여 새로운 $AB^{2}$ 알고리즘을 제안하고, 그 알고리즘에서 유도된 구조의 각 셀을 분리, 인덱스 변환시킨 후 병합하는 방법을 사용하였다. 제안된 구조는 공간-시간 복잡도를 비교할 때, 디지트 크기가 m보다 적을 때 비트 패러럴 구조에 비해 효율적이고, $(1/5)log_{2}(m+1)$ 보다 적을 때 비트 시리얼(bit-serial) 구조에 비해 효율적이다. 또한, 제안된 디지트 시리얼 구조에 파이프라인 기법을 적용하면 그렇지 않은 구조에 비해 m=160, L=8 일 때 공간-시간 복잡도가 $10.9\%$ 적다. 제안된 구조는 암호 프로세서 칩 디자인의 기본 구조로 이용될 수 있고, 또한 단순성, 규칙성과 병렬성으로 인해 VLSI 구현에 적합하다.

• 한국멀티미디어학회논문지
• /
• 제14권5호
• /
• pp.669-680
• /
• 2011

R-tree는 데이터베이스 시스템에서 가장 많이 사용되는 색인 구조로 다차원의 데이터를 관리하는데 매우 효율적이다. 하지만 데이터베이스 시스템이 처리해야 하는 데이터의 용량이 증가함에 따라, 기존의 R-tree에서의 범위 질의의 처리는 디스크의 접근 지연 등의 이유로 인하여 수행 시간이 증가하게 되었다. 이러한 문제들을 해결하기 위하여 버퍼를 사용하거나 혹은 다수의 디스크와 프로세서를 사용하여 병렬로 질의를 수행하고자 하는 많은 연구들이 진행되었다. 이러한 연구들의 일환으로 최근 Graphics Processing Unit(GPU)을 이용한 병렬화 기법들에 대한 연구들이 진행되고 있다. 이러한 GPU의 적용을 통한 병렬화는 계산 속도의 증가와 디스크 접근 횟수의 감소를 통하여 수행 속도의 개선을 가능하게 하지만 GPU와 CPU사이의 메모리 교환 및 GPU 메모리의 접근 지연 등에 의한 오버헤드를 발생시킨다. 본 논문에서는 이러한 오버헤드를 해결하고 효과적으로 GPU를 적용하기 위하여 GPU를 버퍼로 사용하여 범위 질의를 병렬화하는 기법을 제안하였다. 버퍼 알고리즘을 통하여 메모리 교환 횟수를 줄이고, 동시 접근 가능한 메모리의 용량을 증가시켜 메모리의 접근 지연을 최소화 할 수 있었다. 제안 기법과 기존의 인덱스의 비교 실험에서 최대의 경우 5배 정도의 성능이 개선되는 것을 확인 할 수 있었다.

• 한국정보과학회논문지:데이타베이스
• /
• 제28권4호
• /
• pp.732-741
• /
• 2001

관계형 데이타베이스 시스템에서 결합 연산자는 데이타 베이스 절의를 구성하는 연산자들 중 가장 많은 처리시간을 요구한다. 따라서 이러한 결합 연산자를 효율적으로 처리하기 위해 많은 병렬 알고리즘들이 수개되었다. 그 중 다중 해쉬 결합 질의의 처리를 위해 할당트리를 이용한 방법이 가장 우수한 것으로 알려져 와싸. 그러나 이 방법은 할당 트리의 각 노트에서 필연적인 지연이 발생되는데 이는 루플 실험단계에서 외부 릴레이션을 디스트로부터 페이지 단위로 읽는 비용과 이미 읽는 페이지에 대한 해쉬 결합 비용간의 실행시간 차이에 의해 발생하게 된다. 이는 페이지 실행시간 동기화 기법을 이용하여 할당 트라 한 노드에서의 실행시간을 줄일 수 있었다. 본 논문에서는 한 노드에서의 성능 개선 효과를 할당 트리 전체로 확장하여 전체 다중 해쉬 결합의 성능 분석을 수행하였으며 한정된 프로세서 환경 하에서 입력 릴레이션 수와 할당된 프로세서 수와의 관게에 따른 효율적인 다중 해쉬 결합 알고리즘을 제안하였다. 그리고 분석적 비용 모형을 세워 기존 방식과의 다양한 성늘 분석을 통해 비용 모형의 타당성을 입증하였다.

• 한국전산구조공학회논문집
• /
• 제35권5호
• /
• pp.249-257
• /
• 2022

본 논문은 직접해법 기반 FETI 알고리즘의 개선 방안을 제시하였다. 개선 대상은 FETI-local로, 해당 알고리즘은 국부 Lagrange 승수를 통해 부영역 간 경계 문제를 정의한다. 부영역 경계 강성 및 하중 계산 단계의 경우, 전체 역행렬 계산 등 과도한 비용을 요구했던 기존 알고리즘을 Boolean 행렬 특성을 활용한 선택적 역행렬 성분 계산으로 개선하였다. 전역 경계 행렬식 계산 단계의 경우, 기존 단일 프로세서 연산을 다중 프론탈 기법 기반 병렬 연산으로 대체하였다. 제시된 FETI-local 알고리즘의 성능 개선은 64만 자유도 수치 예제를 통해 검증되었으며, 기존 대비 최대 97.8%의 계산 시간 감소가 달성되었다. 또한, 기존 대비 안정적이고 개선된 확장성이 가속 지표를 통해 확인되었다. 추가로, 432만 자유도의 대용량 계산 성능 비교가 제시된 알고리즘과 상용 프로그램인 ANSYS 간에 수행되었다. 그 결과, 계산 시간 측면에선 ANSYS가 우수하였으나, 프로세서 수에 따른 가속 성능 증가율 측면에선 제시된 알고리즘이 우수한 것이 확인되었다.

• 전자공학회논문지CI
• /
• 제47권5호
• /
• pp.50-60
• /
• 2010

지난 반세기 동안 컴퓨터 시스템의 발전으로 개인용 컴퓨터와 소프트웨어 산업은 유래 없는 호황을 누렸다. 21세기에 들어서는 이러한 흐름이 모바일 기기로 점차 이동하면서 임베디드 시스템 시장이 폭발적으로 증가하였다. 휴대전화, 내비게이션 시스템, PMP 등의 휴대용 멀티미디어 기기들은 시장에 쏟아져 나온 반면에 대부분의 산업용 제어시스템은 여전히 단순제어 시스템에 의존하여 제품이 개발되고 있다. 실제로 이를 첨단 하드웨어와 소프트웨어의 기술로 전환하려고 해도 그 수요가 모바일 시장에 비해 낮아 부품수급이 어렵고 가격이 상승하는 문제를 안고 있으며 기술개발 시 발생하는 많은 비용과 인력은 기업 입장에서는 투자 부담이 될 수밖에 없다. 그러나 미래 고객들에게 제품에 대한 기업 이미지를 끌어올리기 위해서는 고성능 시스템의 하드웨어와 소프트웨어 플랫폼 개발이 반드시 필요하다. 본 논문에서는 이러한 문제점들을 해결하기 위해서 네트워크 임베디드 시스템의 최적화된 하드웨어 플랫폼과 소프트웨어 플랫폼을 개발하였다. 개발된 플랫폼은 멀티미디어 기능을 추가하여 고급형 제품을 위한 플랫폼으로 제작하였다. 멀티미디어 기능을 구현하기 위해서 텔레칩스 사의 멀티미디어 프로세서인 TCC8300을 기반으로 개발하였으며 프로세서 내부의 다양한 병렬하드웨어 기능을 이용함으로써 회로상의 부품의 수를 최소화 하고 성능 향상과 더불어 전력소모량을 최소화하였다. 그리고 소프트웨어의 기술비용(로열티)을 없애기 위해서 오픈소스 기반의 운영체제인 임베디드 리눅스와 오픈소스 기반의 그래픽 라이브러리인 TinyX와 GTK+를 이용하여 GUI(Graphic User Interface)를 구현하였다. 또한 개발된 플랫폼을 이용하여 여러 가지 방식의 YUV2RGB 프레임 변환 실험 및 측정을 통해서 성능 및 프레임별 변환 시에 소모되는 전력량을 계산하였고 플랫폼의 각 부분별 동작에 대한 전력소모량 측정을 통해서 플랫폼 구성 시 필요한 전력과 성능을 예측할 수 있도록 하였다. 응용제품을 개발할 때 주어진 기능 및 성능 그리고 저전력 등의 사양이 구현 가능한지 분석하고 절충할 때 사용할 수 있는 모델식을 개발하였고 이를 활용하여 직접 제작해 봄으로써 신뢰성을 입증하였다. 이 때, 하드웨어 부품들은 휴대폰 생산 시에 사용되는 부품들을 사용함으로써 저가의 부품을 안정적으로 수급하여 대량생산을 용이하게 하였다.