• 대한전자공학회논문지SD
• /
• 제45권12호
• /
• pp.65-72
• /
• 2008

이 논문은 seamless 주파수 트래킹 방법을 이용한 새로운 이중 루프 디지털 PLL(DPLL)을 제안한다. Coarse 루프와 fine 루프로 구성되는 이중 루프 구조는 빠른 획득 시간과 스위칭 잡음 억제를 위하여 successive approximation register기법과 TDC 회로를 사용하였다. 제안된 DPLL은 입력 주파수의 long-term 지터에 따른 지터 특성을 보상하기 위하여 Coarse와 fine의 코드 변환 주파수 트래킹 방법을 새로이 추가하였다. 또한, 제안된 DPLL은 넓은 주파수 동작 범위와 낮은 지터 특성 위하여 전류 제어 발진기와 V-I 변환기로 구성되는 전압제어 발진기를 채택하였다. 제안된 DPLL은 동부 하이텍 $0.18-{\mu}m$ CMOS 공정으로 구현하였으며 1.8V의 공급전압에서 0.4-2GHz의 넓은 동작 주파수 범위와 $0.18mm^2$의 적은 면적을 가진다. H-SPICE 시뮬레이션을 통하여, DPLL은 2GHz의 동작 주파수에서 18mW 파워소비와 전원잡음이 없는 경우 3psec이하의 p-p period 지터를 확인하였다.

• 대한전자공학회논문지SD
• /
• 제39권5호
• /
• pp.8-15
• /
• 2002

나선형 인덕터를 이용한 VCO를 MOSIS의 HP 0.5㎛ CMOS 공정으로 최적 설계하고 제작하였다. 나선형 인덕터의 SPICE 모델을 이용하여, Q지수(qualify factor)를 동작 주파수에서 최대화하기 위하여 레이아웃 변수인 금속선 폭, 회전수, 내경, 간격 등을 최적화하였다. 만약 동작주파수가 2㎓, 인덕턴스가 약 3nH이고, 금속선 두께 0.8㎛, 절연 산화막 두께 3㎛를 사용하는 MOSIS HP 0.5㎛ CMOS 공정의 경우 금속선 폭은 20 정도로 하는 것이 Q지수를 최대로 함을 확인하였다. 이렇게 최적화된 나선형 인덕터를 LC 공진 탱크에 사용하여 VCO를 설계, 제작 및 측정을 하였다. 측정은 온웨이퍼(on-wafer)상에서 HP8593E 스펙트럼 에널라이저를 이용하였다. 발진신호의 주파수는 약 1.61㎓이고, 컨트롤전압이 0V -2V변화할 때 발진주파수는 약 250㎒(15%) 변화하였으며, 출력 스펙트럼으로부터 중심주파수 1.61㎓에서 offset 주파수가 600㎑ 때의 위상잡음이 -108.4㏈c/㎐ 였다.

• 한국전자파학회논문지
• /
• 제23권6호
• /
• pp.682-690
• /
• 2012

본 논문은 2차 고조파 주입을 적용한 고선형의 균형적인 자체 발진 혼합기(SOM)를 제안하였다. 제안한 SOM은 발진을 위하여 균형적 공진기 구조인 H-슬롯 결함 접지면 구조로 설계하였다. H-슬롯 결함 접지면 구조는 높은 Q 계수를 가지므로 발진기의 낮은 위상 잡음을 제공하기에 적합한 구조이다. 혼합기는 균형적 국부발진기(LO) 신호가 RF 입력 포트에 영향을 주면 안 되므로 LO-RF 신호의 격리에 좋은 단일 평형 혼합기를 활용하였다. 또한, 제안한 SOM은 선형성 향상을 위해 IF의 2차 고조파 주입을 위하여 서로 다른 피드백 경로를 사용하는 두 가지 방법을 제안하였다. 첫 번째 방법은 입력 파워 -20 dBm의 5 GHz RF 입력 신호일 때 226 MHz IF에서 3.08 dB의 변환 이득을 실현하였고, 두 번째 방법으로는 입력 파워 -20 dBm의 5.2 GHz RF 입력 신호일 때 423 MHz IF에서 2 dB의 변환 이득을 달성하였다. 두 가지 방법 대한 측정 결과, 3차 혼변조 왜곡(IMD3)는 각각 61.8 dB, 65 dB로 나타났다. 따라서 제안한 SOM은 2차 고조파 주입 기술을 적용하지 않은 것에 비해 두 가지 방법 각각 IMD3가 18.8 dB, 21 dB로 개선되었으므로 향상된 선형성을 보여준다.