• 한국통신학회논문지
• /
• 제31권8C호
• /
• pp.806-815
• /
• 2006

디지털 변복조 장치에는 디지털 신호의 표본화 속도를 변환시키는 표본화 속도 변환기(SRC: sample rate converter)가 필요한데, 여기에 사용되는 저역필터의 구현 문제를 연구하였다. 표본화 속도 변환율이 클 경우에는 저역필터의 신호처리 연산량이 많아져서 구현에 부담이 되므로 연산량을 감소시키는 방안이 중요하다. 본 논문에서는 이 필터를 2 단의 직렬 필터로 분할하여 구현하는 설계 방법을 제시하였고, 1 단 구조의 단일 필터로 구현하였을 경우에 비교하여 신호처리 연산량이 감소되는 것을 확인하였다. 표본화 속도 변환율이 증가할수록 2 단분할 방안에 의한 연산량 감소 효과는 증가하며, 변환율이 32 에서는 72 %까지 감소되는 것을 확인하였다. 변환율을 2 단으로 분할함에 있어서도 인수의 조합에 따라서 감소 효과가 다르게 나타났으므로, 여러 변환율에 대하여 최적 성능의 분할율을 조사하였다. 저역필터는 다상 필터 구조를 갖는 FIR 필터를 대상으로 하였으며, 필터계수의 설계는 Parks-McCllelan 알고리즘을 이용하였다.

• 한국인터넷방송통신학회논문지
• /
• 제10권3호
• /
• pp.43-50
• /
• 2010

무선통신 시스템마다 다르게 적용되는 주파수를 해당 통신 규격에 따라 변환하는 기술인 DDC(Digital Down Converter)는 향후 통신 기술 발달을 위해 필요한 기술로 무선 통신 및 SDR(Software Defined Radio) 시스템에서 필수적인 구성 요소로 인식되고 있다. 또한, 주파수 자원 부족 현상으로 인해 기존 서비스에 간섭을 주지 않고 효율적인 통신 환경을 구성하는 스펙트럼 센싱에 대한 연구가 이루어지고 있다. 본 논문에서는 DDC 시스템을 구성하는 CIC(Cascaded Integrator Comb) 필터, WDF(Wave Digital Filter), SRC(Sample Rate Conversion)의 각 모듈을 세부적으로 분석하였으며, 주파수의 사용 효율을 높이기 위해 DDC 시스템과 스펙트럼 센싱을 효과적으로 연동하는 방안을 제안하고 모의실험에서 검증하였다. 모의실험결과 DDC 시스템의 각 모듈에 스펙트럼 센싱 기능을 적용하여 성능 및 복잡도의 결과를 도출하여 제안한 시스템의 결과를 확인하였다.