• 한국정보통신학회논문지
• /
• 제12권4호
• /
• pp.691-698
• /
• 2008

본 논문은 상위 7-비트와 하위3-비트의 binary-thermal decoding 방식과 segmented 전류원 구조로서 전력소모, 선형성 및 글리치 에너지 등 주요 사양을 고려하여, 3.3V 10비트 CMOS D/A 변환기를 제안한다. 동적 성능을 향상 시키기위해 출력단에 return-to-zero 회로를 사용하였고, segmented 전류원 구조와 최적화 된 binary-thermal decoding 방식으로 D/A 변환기가 가질 수 있는 장점은 디코딩 논리 회로의 복잡성을 단순화함으로 칩면적을 줄일 수 있다. 제안된 변환기는 $0.35{\mu}m$ CMOS n-well 표준공정을 이용한다. 설계된 회로의 상승/하강시간, 정착시간, 및 INL/DNL은 각각 1.90/2.0ns, 12.79ns, ${\pm}2.5/{\pm}0.7\;LSB$로 나타난다. 또한 설계된 D/A 변환기는 3.3V의 공급전원에서는 250mW의 전력소모가 측정된다.

• 기술혁신학회지
• /
• 제19권4호
• /
• pp.711-735
• /
• 2016

신약개발은 국민의 건강권과 직결되며 국가 차원의 제약산업 육성을 위해 매우 중요하다. 그동안 신약개발 분야와 관련하여 다양한 연구가 수행되었지만, 신약개발 국가연구개발사업에 대한 효율성 분석은 매우 부족한 실정이다. 특히 R&D 분야는 연구개발시차, 일출효과(spill-over effect) 등으로 인해 투입과 산출의 일정한 방향성과 등비율적인 증감을 가정하는 CCR 모형이 적합하지 않다. 또한 가변규모수익을 가정하는 BCC 모형도 여유분(slack)으로 인해 의사결정단위 간의 명확한 우선순위 도출이 어려운 한계점이 있다. 최근에는 R&D 분야의 특수성을 고려해서 자료포락분석 모형 중 영역조절모형(Range Adjusted Measure: RAM)을 활용한 분석방법이 제시되고 있다. RAM 모형은 가변규모수익 가정 하에 투입지향이나 산출지향처럼 방향성에 대한 사전적인 가정 없이 비효율성을 최대한 제거하는 방향으로 효율성을 측정하므로 R&D 분야의 효율성 분석에 적합하다. 특히 RAM 모형은 매우 강건한 단조성으로 인해 의사결정단위 간 명확한 순위 구분도 용이하다. 따라서 본 연구에서는 자료포락분석의 RAM 모형과 토빗 회귀분석이 결합된 2단계 접근법(two-stage approach)을 활용해서 범부처전주 기신약개발사업을 중심으로 신약개발 국가연구개발사업에 대한 효율성을 분석하고 주요 시사점을 논의하였다.