• 한국정보통신학회논문지
• /
• 제5권3호
• /
• pp.493-501
• /
• 2001

웹 기반의 컴퓨터 기술이 보편화되면서, 정보통신 환경은 클라이언트/서버 시스템에서 e-비지니스 시스템으로 점차 바뀌어 가고 있다. 이러한 e-비지니스 시스템은 데이터베이스와 서버사이드 프로그래밍을 통합하기 위한 웹 인터페이스 기술을 요구하고 있다. 전통적으로 CGI 기술이 웹 인터페이스의 표준으로 사용되어 왔으나 연결의 어려움과 처리에 많은 지연 시간을 발생시켰다. 따라서 이러한 문제점을 개선하기 위해 컴퓨터자원의 사용량을 줄이면서도 빠른 처리가 가능한 ISAPI 방법과 JDBC방법 등이 개발되었다. 본 연구에서는 보다 효과적인 웹 인터페이스 방법을 제안하기 위해 JDBC-ODBC 기법과 ISAPl 확장 기법을 이용한 시스템을 구현하고 구현 방법과 처리시간을 상호 비교한다.

• 한국복합재료학회:학술대회논문집
• /
• 한국복합재료학회 2003년도 춘계학술발표대회 논문집
• /
• pp.18-21
• /
• 2003

The effect of interface bonding strength on the recovery force of SMA wire reinforced polymer matrix composites was investigated by pullout test. Firstly, the recovery forces and transformation temperatures of various prestrained SMA wires were measured and 5% prestrained SMA wires were prepared for the reinforcements of composites. EPDM incorporated with 20vol% silicon carbide particles(SiCp) of 6, 12, $60{mutextrm{m}}$ size were used as matrix. Pullout test results showed that the interface bonding strength increased when the SiCp size decreased due to the increase of elastic modulus of matrix. Cyclic test of composites was performed through control of DC current at the constant displacement mode. The abrupt decrease of recovery force during cycle test at high current was occurred by thermal degradation of matrix. This was in good agreement with temperature related in the thermal degradation of matrix. The hysteresis of recovery force with respect to the temperature was compared between wire and composite and the hysterisis of composites was smaller than the wire due to less thermal conduction.

• 재활복지공학회논문지
• /
• 제1권1호
• /
• pp.1-6
• /
• 2007

자이로센서기술을 적용하여, 헤드마우스는 웹에 접근하기위한 마우스의 좌 클릭, 우 클릭, 더블 클릭, 드래그와 드롭, 휠 기능까지 시현할 수 있도록 개발되었다. 이 기기는 USB케이블을 사용하여 PC와 매킨토시 환경에서 동작할 수 있도록 설계되었다. 이 장비를 처음 사용할 때, 손을 자유롭게 사용하지 못하는 사람에게 이 장비가 얼마나 큰 자유를 줄 수 있는지 알게 될 것이다. 컴퓨터에 얽매이는 것 대신, 음파센서에 공기를 부는 것 같은 간단한 조작은 휠 기능까지 포함한 일반 마우스의 모든 기능들을 수행할 수 있다. 또한 매크로인터페이스(macro-interface) 도 개발되었다. 반복적 작업을 메모리에 저장함으로써, 버튼 한번 클릭하는 것만으로 반복되는 작업들을 수행할 수 있다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 1992년도 춘계학술대회 논문집
• /
• pp.82-85
• /
• 1992

In this study, charge pumping method was used to investigate the Si-SiO$_2$interface characteristics of the nonvolatile SNOSFET memory devices, fabricated using the CMOS 1 Mbit processes (1.2$\mu\textrm{m}$ design rule), with thin oxide layer of 30${\AA}$ thick and nitride layer of 525${\AA}$ thick on the n-type silicon substrate (p-channel). Charge pumping current characteristics with the pulse base level were measured for various frequencies, falling times and rising times. By means of the charge dynamics in a non-steady state, the average Si-SiO$_2$interface state density and capture cross section were determined to be 3.565${\times}$10$\^$11/cm$\^$-2/eV$\^$-1/ and 4.834${\times}$10$\^$-16/$\textrm{cm}^2$, respectively. However Si-SiO$_2$ interface state densities were disributed 2.8${\times}$10$\^$-11/～5.6${\times}$10$\^$11/cm$\^$-2/～6${\times}$10$\^$11/cm$\^$-2/eV$\^$-1/ in the lover half of energy gap.

• Journal of Information Processing Systems
• /
• 제4권4호
• /
• pp.133-144
• /
• 2008

Clusters have become a popular alternative for building high-performance parallel computing systems. Today's high-performance system area network (SAN) protocols such as VIA and IBA significantly reduce user-to-user communication latency by implementing protocol stacks outside of operating system kernel. However, emerging parallel applications require a significant improvement in communication latency. Since the time required for transferring data between host memory and network interface (NI) make up a large portion of overall communication latency, the reduction of data transfer time is crucial for achieving low-latency communication. In this paper, Eager Data Transfer (EDT) mechanism is proposed to reduce the time for data transfers between the host and network interface. The EDT employs cache coherence interface hardware to directly transfer data between the host and NI. An EDT-based network interface was modeled and simulated on the Linux-based, complete system simulation environment, Linux/SimOS. Our simulation results show that the EDT approach significantly reduces the data transfer time compared to DMA-based approaches. The EDTbased NI attains 17% to 38% reduction in user-to-user message time compared to the cache-coherent DMA-based NIs for a range of message sizes (64 bytes${\sim}$4 Kbytes) in a SAN environment.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.157-160
• /
• 2004

본 논문은 미국 차세대 디지털 케이블 방송 표준 규격인 오픈케이블($OpenCable^{TM}$)의 수신제한 모듈인 CableCard의 Physical Layer를 SystemC의 TLM(Transaction Level Modeling)과 RTL(Register-Transfer Level) 모델링 기법으로 설계하였다. 본 논문에서 설계한 CableCard의 Physical Layer는 PCMCIA Interface, Command Inteface 그리고 MPEG-2 TS Interface 로 구성된다. CableCard가 전원이 인가될 때, 카드 초기화를 위하여 동작하는 PCMCIA 인터페이스는 16 비트 PC 카드 SRAM 타입으로 2MByte Memory와 100ns access time으로 동작할 수 있게 설계하였다. PCMCIA 카드 초기화 동작이 완료된 후, CableCard의 기능을 수행하기 위하여 두 개의 논리적 인터페이스가 정의되는데 하나는 MPEG-2 TS 인터페이스이고, 다른 하나는 호스트(셋톱박스)와 모듈 사이의 명령어들을 전달하는 명령어 인터페이스(Command Interface)이다. 명령어 인터페이스(Command Interface)는 셋톱박스의 CPU와 통신하기 위한 1KByte의 Data Channel과 OOB(Out-Of-Band) 통신을 위한 4KByte의 Extended Channel 로 구성되고, 최대 20Mbits/s까지 동작한다. 그리고 MPEG-2 TS는 100Mbits/s까지 동작을 수행할 수 있게 설계하였다. 설계한 코드를 실행한 후, Cadence사의 SimVision을 통해서 타이밍 시뮬레이션을 검증하였다.

• 한국통신학회논문지
• /
• 제30권2A호
• /
• pp.90-97
• /
• 2005

일반적으로 DAB 시스템은 크게 stand-alone 방식과 PC/PDA 기반 방식으로 구분할 수 있다. PC/PDA 기반 방식은 stand-alone 방식에 비하여 휴대성이 떨어지나 연결된 PC/PDA의 메모리와 오디오/비디오 디코더 등 다양한 리소스를 이용할 수 있는 장점이 있다. 본 논문에서 구현한 DAB 수신기는 USB 인터페이스를 이용한 PC 기반의 수신기 시스템으로 USB 인터페이스 브리지는 FPGA와 EZ-USB 개발 키트를 이용하여 설계하였으며 실험을 위하여 기존의 stand-alone 방식의 DRK-026 DAB 수신기를 이용하여 PC 기반의 수신기를 구현하였다. USB 인터페이스 브리지는 시리얼 데이터를 USB 패킷 형태로 변환시켜주며 모든 신호는 하드웨어적으로 제어한다. 구현한 PC 기반 DAB 수신기의 동작 여부는 DAB 수신기로부터 오디오 데이터를 수신하여 USB 인터페이스를 통하여 PC에 전송한 후 디코딩 기능을 수행하는 것으로 확인하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2011년도 춘계학술대회
• /
• pp.712-713
• /
• 2011

본 논문에서는 파이프라인 구조의 연산회로를 효율적으로 검증하기 위한 AMBA AXI Slave 하드웨어 구조를 제안하고, 설계 예로 파이프라인 곱셈기를 내장한 구조를 제시하였다. 제안한 AXI Slave 회로는 입출력 버퍼 블록 메모리, 제어용 레지스터, 파이프라인 구조 연산 회로, 파이프라인 제어회로, AXI 버스 슬레이브 인터페이스로 구성된다. 주요 동작 과정은 입력 버퍼 메모리와 외부 마스터 사이의 버스트 데이터 전송, 제어 레지스터에 동작 모드 설정, 입력 버퍼 메모리에 담긴 데이터에 대한 반복적인 파이프라인 연산회로 동작, 출력 버퍼 메모리에 담긴 출력 데이터와 외부 마스터 사이의 버스트 데이터 전송으로 나누어진다. 제안한 AXI slave 구조는 범용 인터페이스 구조를 갖고 있으므로 파이프라인 구조 구조의 연산회로를 내장한 AMBA AHB와 AXI slave에 응용이 가능하다.

• 대한전자공학회논문지SD
• /
• 제37권3호
• /
• pp.55-61
• /
• 2000

본 논문에서는 MPEG-2 비디오 인코더의 프레임 인터페이스 모듈에 대한 효율적인 하드웨어 구조를 제안한다. 인코더 모듈과 SDRAM 사이의 메모리 버퍼 크기를 줄이기 위해, 한 매크로 블록에 필요한 메모리액세스 시간을 dual-bank 동작과 버스트 길이 변화를 사용하여 필요 클럭 수를 최소화 한다. 이 최소화된 메모리 액세스 방법으로 인해 남는 클럭 사이클을 랜덤 액세스 횟수로 할당함으로써, 내부버퍼 크기, 데이터버스의 폭과 제어논리회로의 크기를 줄일 수 있었다. 제안된 프레임 메모리 모듈은 54㎒의 주파수에서 동작하며 설계된 라이브러리는 VTI/sup тм/ 0.5㎛ CMOS TLM 표준셀공정을 사용하였다. 제안된 구조를 C-code하드웨어 모델에 의해 생성된 테스트 벡터와 합성된 회로의 모의실험 결과를 비교함으로써 검증하였다. 제안된 구조의 버퍼 면적은 기존 구조의 버퍼 면적의 40%로 줄일수 있었다.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제1권1호
• /
• pp.40-49
• /
• 2001

We have developed a repeatable process of forming uniform, small-size and high-density self-assembled Si nano-crystals. The Si nano-crystals were fabricated in a conventional LPCVD (low pressure chemical vapor deposition) reactor at $620^{\circ}c$ for 15 sec. The nano-crystals were spherical shaped with about 4.5 nm in diameter and density of $5{\times}l0^{11}/$\textrm{cm}^2$. More uniform dots were fabricated on nitride film than on oxide film. To take advantage of the above-mentioned characteristics of nitride film while keeping the high interface quality between the tunneling dielectrics and the Si substrate, nitride-oxide tunneling dielectrics is proposed in n-channel device. For the first time, the single electron effect at room temperature, which shows a saturation of threshold voltage in a range of gate voltages with a periodicity of ${\Delta}Ｖ_{GS}\;{\approx}\;1.7{\;}V$, corresponding to single and multiple electron storage is reported. The feasibility of p-channel nano-crystal memory with thin oxide in direct tunneling regime is demonstrated. The programming mechanisms of p-channel nano-crystal memory were investigated by charge separation technique. For small gate programming voltage, hole tunneling component from inversion layer is dominant. However, valence band electron tunneling component from the valence band in the nano-crystal becomes dominant for large gate voltage. Finally, the comparison of retention between programmed holes and electrons shows that holes have longer retention time.