• 제목/요약/키워드: memory access timing

검색결과 23건 처리시간 0.022초

간섭 억제된 DS-CDMA 시스템에서의 시공간 직렬 연쇄 컨볼루션 차등 부호 기법 (Space-Time Concatenated Convolutional and Differential Codes with Interference Suppression for DS-CDMA Systems)

  • 양하영;신민호;송홍엽;홍대식;강창언
    • 대한전자공학회논문지TC
    • /
    • 제39권1호
    • /
    • pp.1-10
    • /
    • 2002
  • 다중 사용자 DS-CDMA 시스템에서 더 좋은 성능을 얻고자 컨볼루션 부호와 시공간 차등 부호의 직렬 연쇄 구조를 제안한다. 본 논문에서 시스템은 다중 접속 간섭(MAI ; Multiple-access Interference) 를 억제하기 위해 다른 사용자의 확산 코드, 동기, 그리고 전력 정보 등을 필요로 하지 않는 단일 사용자 검파기(SUD : Single User Detection) 를 고려한다. 채널 부호로 사용된 부호화율 1 과 메모리 수 1 을 가지는 차등 부호는 부호화로 인한 효율 저하를 가져오지 않으며 최소 상태수를 가지게 된다. 그리고 시공간 블록 부호를 통해 다중 안테나로 인한 다이버시티 이득을 얻게 된다. 이러한 시공간 직렬 연쇄 컨볼루션 차등 부호를 복호함에 있어서 서로간의 정보를 교환하는 반복 복호 처리를 이용한다. 실험 결과로부터 본 시공간 연쇄 부호 기법이 DS-CDMA 시스템에서 기존의 컨볼루션 부호보다 유사한 복잡도에서 더 나은 성능과 유연성을 제공함을 알 수 있다. 또한 제안한 기법이 SUD를 하는 DS-CDMA 시스템에 적용될 때, 처리이득(PG : Processing Gain) 이나 간섭 억제 여파기의 탭 개수의 증가에 따라 성능 향상이 일어나며, 원근 간섭 전력 문제가 심한 경우에 성능 저하가 일어남을 알 수 있다.

ARMv8 상에서 LEA 암호화 고속 구현 (High Speed Implementation of LEA on ARMv8)

  • 서화정
    • 한국정보통신학회논문지
    • /
    • 제21권10호
    • /
    • pp.1929-1934
    • /
    • 2017
  • 경량 블록암호화 (Lightweight Encryption Algorithm, LEA)는 연산의 효율성과 높은 보안성으로 인해 가장 각광받고 있는 블록암호화 알고리듬이다. 해당 블록암호화는 실제 응용프로그램에서도 많이 사용되고 있으며 서비스 가용성을 높이기 위해 연산 성능을 개선하는 연구가 많이 진행되고 있다. 본 논문에서는 최신 ARMv8 프로세서 상에서 LEA 연산을 최적화하는 방안에 대해 제안한다. 구현은 새로운 SIMD 명령어 셋인 NEON을 통해 최적화되었으며 병렬화된 연산을 통해 동시에 24 번의 암호화 연산을 수행하도록 한다. 메모리 접근 횟수를 줄이기 위해 활용가능한 모든 NEON 레지스터에 중간 계산값을 할당하여 활용하였다. 해당 구현 결과는 속도 관점에서 평가되었으며 ARMv8 상에서 LEA 암호 구현은 Apple A7 그리고 Apple A9 프로세서 상에서 각각 2.4 cycles/byte 그리고 2.2 cycles/byte 안에 수행 가능함을 확인할 수 있었다.

IoT 보안을 위한 AES 기반의 암호화칩 설계 (Design of AES-Based Encryption Chip for IoT Security)

  • 강민섭
    • 한국인터넷방송통신학회논문지
    • /
    • 제21권1호
    • /
    • pp.1-6
    • /
    • 2021
  • 본 논문은 하드웨어 자원이 제한되는 사물인터넷 시스템의 보안을 위하여 AES 기반의 효율적인 암호화칩 설계를 제안한다. ROM 기반의 S-Box는 메모리를 액세스하는데 많은 메모리 공간이 필요함과 동시에 지연문제가 발생하게 된다. 제안한 방법에서는 저면적/고성능의 암호화 칩 설계를 위해 합성체 기반의 고속 S-Box를 설계하여 보다 빠른 연산결과를 얻도록 한다. 또한, 각 라운드 변환과정 및 키 스케쥴링 과정에서 사용되는 S-Box를 공유하도록 설계하여 보다 높은 처리율 및 적은 지연을 갖도록 한다. 설계된 AES 암호프로세서는 Verilog-HDL를 사용하여 회로동작을 기술하였으며, Xilinx ISE 14.7 툴을 이용하여 논리 합성을 수행하였다. 또한, 설계 검증은 Modelsim 10.3 툴을 이용하였으며, Xilinx XC6VLX75T FPGA 소자를 사용하여 하드웨어 동작을 검증하였다.