• 제목/요약/키워드: memory access time

검색결과 409건 처리시간 0.023초

내장형 정보기기를 위한 플래시 메모리 기반 색인 기법 (Flash Memory based Indexing Scheme for Embedded Information Devices)

  • 변시우;노창배;허문행
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2006년도 심포지엄 논문집 정보 및 제어부문
    • /
    • pp.267-269
    • /
    • 2006
  • Recently, flash memories are one of best media to support portable computer's storages in mobile computing environment. The features of non-volatility, low power consumption, and fast access time for read operations are sufficient grounds to support flash memory as major database storage components of portable computers. However, we need to improve traditional Indexing scheme such as B-Tree due to the relatively slow characteristics of flash operation as compared to RAM memory. In order to achieve this goal, we devise a new indexing scheme called F-Tree. F-Tree improves tree operation performance by compressing pointers and keys in tree nodes and rewriting the nodes without a slow erase operation in node insert/delete processes.

  • PDF

F-Tree : 휴대용 정보기기를 위한 플래시 메모리 기반 색인 기법 (F-Tree : Flash Memory based Indexing Scheme for Portable Information Devices)

  • 변시우
    • Journal of Information Technology Applications and Management
    • /
    • 제13권4호
    • /
    • pp.257-271
    • /
    • 2006
  • Recently, flash memories are one of best media to support portable computer's storages in mobile computing environment. The features of non-volatility, low power consumption, and fast access time for read operations are sufficient grounds to support flash memory as major database storage components of portable computers. However, we need to improve traditional Indexing scheme such as B-Tree due to the relatively slow characteristics of flash operation as compared to RAM memory. In order to achieve this goal, we devise a new indexing scheme called F-Tree. F-Tree improves tree operation performance by compressing pointers and keys in tree nodes and rewriting the nodes without a slow erase operation in node insert/delete processes. Based on the results of the performance evaluation, we conclude that F-Tree indexing scheme outperforms the traditional indexing scheme.

  • PDF

고속 임베디드 저장 시스템을 위한 복제전환 기법 (Mirror-Switching Scheme for High-Speed Embedded Storage Systems)

  • 변시우;장석우
    • 정보저장시스템학회논문집
    • /
    • 제7권1호
    • /
    • pp.7-12
    • /
    • 2011
  • The flash memory has been remarked as the next generation media of portable and desktop computers' storage devices. Their features include non-volatility, low power consumption, and fast access time for read operations, which are sufficient to present flash memories as major data storage components for desktop and servers. The purpose of our study is to upgrade a traditional mirroring scheme based on SSD storages due to the relatively slow or freezing characteristics of write operations, as compared to fast read operations. For this work, we propose a new storage management scheme called Memory Mirror-Switching based on traditional mirroring scheme. Our Mirror-Switching scheme improves flash operation performance by switching write-workloads from flash memory to RAM and delaying write operations to avoid freezing. Our test results show that our scheme significantly reduces the write operation delay and storage freezing.

비대칭적 성능의 고용량 비휘발성 메모리를 위한 계층적 구조의 이진 탐색 트리 (A Hierarchical Binary-search Tree for the High-Capacity and Asymmetric Performance of NVM)

  • 정민성;이미정;이은지
    • 대한임베디드공학회논문지
    • /
    • 제14권2호
    • /
    • pp.79-86
    • /
    • 2019
  • For decades, in-memory data structures have been designed for DRAM-based main memory that provides symmetric read/write performances and has no limited write endurance. However, such data structures provide sub-optimal performance for NVM as it has different characteristics to DRAM. With this motivation, we rethink a conventional red-black tree in terms of its efficacy under NVM settings. The original red-black tree constantly rebalances sub-trees so as to export fast access time over dataset, but it inevitably increases the write traffic, adversely affecting the performance for NVM with a long write latency and limited endurance. To resolve this problem, we present a variant of the red-black tree called a hierarchical balanced binary search tree. The proposed structure maintains multiple keys in a single node so as to amortize the rebalancing cost. The performance study reveals that the proposed hierarchical binary search tree effectively reduces the write traffic by effectively reaping the high capacity of NVM.

FPGA를 이용한 실시간 영상 워핑 구현 (An Implementation of Real-time Image Warping Using FPGA)

  • 류정래;이은상;도태용
    • 대한임베디드공학회논문지
    • /
    • 제9권6호
    • /
    • pp.335-344
    • /
    • 2014
  • As a kind of 2D spatial coordinate transform, image warping is a basic image processing technique utilized in various applications. Though image warping algorithm is composed of relatively simple operations such as memory accesses and computations of weighted average, real-time implementations on embedded vision systems suffer from limited computational power because the simple operations are iterated as many times as the number of pixels. This paper presents a real-time implementation of a look-up table(LUT)-based image warping using an FPGA. In order to ensure sufficient data transfer rate from memories storing mapping LUT and image data, appropriate memory devices are selected by analyzing memory access patterns in an LUT-based image warping using backward mapping. In addition, hardware structure of a parallel and pipelined architecture is proposed for fast computation of bilinear interpolation using fixed-point operations. Accuracy of the implemented hardware is verified using a synthesized test image, and an application to real-time lens distortion correction is exemplified.

SURF 알고리즘 기반 특징점 추출기의 FPGA 설계 (FPGA Design of a SURF-based Feature Extractor)

  • 류재경;이수현;정용진
    • 한국멀티미디어학회논문지
    • /
    • 제14권3호
    • /
    • pp.368-377
    • /
    • 2011
  • 본 논문에서는 특징점 정합을 통한 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등에 사용될 수 있는 알고리즘 중 대표적인 SURF 알고리즘 기반 특징점 추출기의 하드웨어 구조 설계 및 FPGA 검증 결과에 대해 기술한다. SURF 알고리즘은 크기와 회전변화에 강한 특징점과 서술자를 생성함으로써 객체인식, 파노라마 이미지 생성, 3차원 영상 복원 등에 활용될 수 있다. 하지만 ARMl1(667Mhz) 프로세서와 128Mbytes의 DDR 메모리를 사용하는 임베디드 환경에서 실험결과 VGA($640{\times}480$) 해상도 C영상의 특정점 추출 처리 시약 7,200msec의 시간이 걸려 실시간 동작이 불가능한 것으로 파악되었다. 본 논문에서는 SURF 알고리즘의 핵심 요소인 적분 이미지 메모리 접근 패턴을 분석하여 메모리 접근 횟수와 메모리 사용량을 줄이는 방법을 이용해 실시간 동작이 가능하도록 하드웨어로 설계하였다. 설계된 하드웨어를 Xilinx(社)의 Vertex-5 FPGA 를 이용하여 검증한 결과 l00Mhz 클록에서 VGA 영상의 특징점 추출시 약 60frame/sec로 동작하여 실시간 응용으로 충분함을 알 수 있다.

가변형 파이프라인방식 메모리를 내장한 공유버퍼 ATM 스위치의 구현 (Implementation of a Shared Buffer ATM Switch Embedded Scalable Pipelined Buffer Memory)

  • 정갑중
    • 한국정보통신학회논문지
    • /
    • 제6권5호
    • /
    • pp.703-717
    • /
    • 2002
  • 본 논문은 가변형 공유 버퍼 ATM 스위치의 구조 및 VLSI 구현에 관한 연구이다. 본 논문에서 설계한 단일 칩 공유 버퍼 ATM 스위치는 4ns접근속도의 가변형 파이프라인 방식 공유 버퍼를 내장하고 기존의 공유 버퍼 ATM 스위치들이 가지는 메모리 사이클 시간 제한을 해결한다. 내장 버퍼의 가변성을 이용하여 유연한 스위칭 성능을 지원하고 버퍼 메모리 제어와 주소 큐 제어의 독립성을 이용하여 포트 사이즈의 가변성을 제공한다. 제안된 ATM 스위치는 스위치 사이즈와 버퍼 사이즈의 가변성을 이용하여 복잡한 회로의 재설계 없이 용량 및 성능을 재구성할 수 있다. 0.6um CMOS 기술의 설계된 칩은 동작 주파수 800MHz, 640Mbps/port, 4 ${\times}$ 4 Switch Size를 지원한다.

가상화 환경에서 고속 스토리지를 위한 워크로드 맞춤형 페이지 크기 모델링 (Workload-Aware Page Size Modeling for Fast Storage in Virtualized Environments)

  • 반효경;박윤주
    • 한국인터넷방송통신학회논문지
    • /
    • 제22권3호
    • /
    • pp.93-98
    • /
    • 2022
  • 최근 옵테인 등 고속 스토리지의 출현으로 하드디스크에 적합하게 설계된 메모리 시스템 설정에 대한 재고가 필요한 시점에 이르렀다. 본 논문에서는 고속 스토리지의 탑재에 따라 페이지 크기가 메모리 시스템의 성능에 어떠한 영향을 미치는지를 분석하고, 가상화 환경에서 워크로드 상황에 맞게 페이지 크기를 설정할 수 있는 모델을 설계하였다. 전통적인 시스템의 경우 워크로드 별로 페이지 크기를 설정하는 것이 쉬운 일이 아니지만 최근 클라우드 환경의 활성화로 개별 워크로드 수행을 위해 별도의 가상머신이 생성되므로 가상머신이 시작될 때 해당 가상머신의 페이지 크기를 결정할 수 있어 제안한 모델의 효용이 높을 것으로 기대된다. 다양한 가상머신 시나리오에 대한 시뮬레이션 실험을 통해 제안한 모델이 워크로드 상황에 맞게 페이지 크기를 설정하여 메모리 접근 시간을 크게 개선함을 보인다.

Scheduler for parallel processing with finely grained tasks

  • Hosoi, Takafumi;Kondoh, Hitoshi;Hara, Shinji
    • 제어로봇시스템학회:학술대회논문집
    • /
    • 제어로봇시스템학회 1991년도 한국자동제어학술회의논문집(국제학술편); KOEX, Seoul; 22-24 Oct. 1991
    • /
    • pp.1817-1822
    • /
    • 1991
  • A method of reducing overhead caused by the processor synchronization process and common memory accesses in finely grained tasks is described. We propose a scheduler which considers the preparation time during searching to minimize the redundant accesses to shared memory. Since the suggested hardware (synchronizer) determines the access order of processors and bus arbitration simultaneously by including the synchronization process into the bus arbitration process, the synchronization time vanishes. Therefore this synchronizer has no overhead caused by the processor synchronization[l]. The proposed scheduler algorithm is processed in parallel. The processes share the upper bound derived by each searching and the lower bound function is built considering the preparation time in order to eliminate as many searches as possible. An application of the proposed method to a multi-DSP system to calculate inverse dynamics for robot arms, showed that the sampling time can be twice shorter than that of the conventional one.

  • PDF

휴대 정보터미널을 위한 애플리케이션 자동설치 시스템의 설계 및 구현 (Design and Implementation of Automatic Installation System for PDA)

  • 나승원;오세만
    • 한국전자거래학회지
    • /
    • 제8권3호
    • /
    • pp.165-176
    • /
    • 2003
  • 기존의 휴대폰을 대신하여 무선인터넷 디바이스로서 새롭게 주목 받고있는 PDA는 응용 분야가 확대됨에 따라서 수많은 프로그램 개발이 이루어지고 이와 동시에 개발된 애플리케이션은 적합한 형태로 설치되어야 한다. 또한 PDA는 배터리 전원이 방전될 경우에 RAM(Random Access Memory)에 저장되어 있던 모든 데이터가 삭제되는 단점이 있어서 램에 설치하였던 프로그램은 사용을 위해서 복원해야 하는 번거로움이 있다. 본 논문에서는 휴대 정보터미널인 PDA에 애플리케이션 설치가 필요한 경우, 사용자가 직접 애플리케이션을 설치해야 하는 기존의 문제점들을 해결하기 위하여 자동으로 응용 프로그램이 설치되는 시스템(PAIS : PDA Automatic Installation System)을 제안하였다. 이 시스템을 PDA와 같은 휴대 단말기에 적용할 경우 사용자에게는 설치에 소요되는 시간과 노력을 감소시켜 편의를 제공하고 기업에게는 프로그램 설치관련 홍보물 제작에 소요되던 비용을 절감하여 무선 인터넷의 확산을 기대할 수 있다.

  • PDF