• 한국시뮬레이션학회논문지
• /
• 제32권3호
• /
• pp.93-108
• /
• 2023

제조 분야에서 적정한 생산량을 분석하기 위해서는 제조 라인 내 레이아웃 설계, 설비 성능, 투입 작업자 수 등 변경 요인 간의 관계를 포함한 공학적 분석이 필요하다. 본 논문은 식품 제조에서 생산량 증대를 위해 기존 시나리오를 분석하여 문제점을 도출하고, 변경 요인들을 제어하여 생산량이 단계적으로 확장되는 시나리오를 고려한 시뮬레이션 방법을 제안한다. 대상 시스템은 식품 가공공장으로 생산 프로세스는 입고, 가공, 소분, 포장, 검수, 적재, 보관 공정으로 구성된다. 먼저, 대상 시스템 분석을 통해 공정 프로세스별 설비와 작업자를 실제 레이아웃 배치에 따라 모델을 설계한다. 이후 대상 시스템에서 도출한 실데이터를 기반으로 작업자의 작업시간과 설비 처리 시간 등을 모델에 반영하여 시뮬레이션 실증을 수행한다. 제안 모델의 목표는 시나리오를 확장해 가며 단계별 시나리오 간 비교 분석을 통해 생산량 증대를 위한 최적의 요인 값을 분석 및 제시하는 것이다. 이를 위해 생산량 증대에 가장 중요한 소분, 포장공정의 설비 및 작업자 모델을 확장하여 총 세 단계의 시뮬레이션 실험을 수행하였다. 시뮬레이션 실험 결과 고숙련 작업자와 열성형 포장기 설비의 배치에 따라 생산성이 달라짐을 확인하였다. 본 연구에서 제안한 시뮬레이션 방법이 실제 현업에서 목표 생산량에 적합한 요인 조합을 제시하여 최적의 의사결정을 지원할 수 있을 것으로 기대한다.

• 융합신호처리학회논문지
• /
• 제2권3호
• /
• pp.93-101
• /
• 2001

본 논문에서는 DTV, TV-PIP, PC-video, camcorder, videophone 등에 널리 웅용되고 있는 영상 축소기를 제안한다. 제안된 영상 축소기는 2차원 위상 교정 디지털 필터를 이용한 고성능/고화질의 축소이미지를 제공하는 영상 축소기이다. 본 논문에서는 기존 제품에 웅용된 영상 축소기 방식인 Pixel-drop 방식, Upsampling 방식 및 Scaler32 방식의 문제점들을 모두 보완하는 엘리어싱 노이즈 제거 방법과 하드웨어 부담을 최소화한 방법인 디지털 필터의 위상 특성을 웅용한 축소원리를 설명할 것이다. 또한, 제안된 영상 축소기의 성능이 Scaler32 방식보다 우수함을 최종 시뮬레이션 결과(축소 영상)를 Scaler32 방식에 의한 결과와 비교하여 그 타당성을 증명할 것이다. 본 논문에서 제안된 영상 축소기는 라인메모리, 수직축 축소기, 수평축 축소기 및 FIFO로 크게 4블럭으로 구성되어 있다. 또한, 시스템 면적의 최소화를 위해 사용된 필터의 계수는 덧셈기와 천이기로 구현이 가능하며, 필터는 MUX-adder 형태의 구조를 가진다. 그리고, 보상 필터의 추가로 인한 필터의 대역제한폭이 영상 대역제한폭인 6MHz 까지 향상되어 원영상의 고주파 성분의 손실이 최소화된다. 제안된 영상 축소기는 하드웨어 언어인 Verilog-HDL로 설계되고, Cadence로 검증된다. 그리고, 회로 합성은 Synopsys 합성기로 합성되며, 레이아웃은 Mentor에서 수행된다. 사용되는 칩 마스터는 4,500$\mu\textrm{m}$$\times$4,500$\mu\textrm{m}$이며, 실제 레이아웃 크기는 2,528$\mu\textrm{m}$$\times$3,237$\mu\textrm{m}$이다.