• Title/Summary/Keyword: k-코어

Search Result 1,561, Processing Time 0.032 seconds

An AES-GCM Crypto-core for Authenticated Encryption of IoT devices (IoT 디바이스의 인증암호를 위한 AES-GCM 암호코어)

  • Sung, Byung-Yoon;Kim, Ki-Bbeum;Shin, Kyung-Wook
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2017.10a
    • /
    • pp.253-255
    • /
    • 2017
  • 본 논문에서는 IoT 디바이스의 인증암호를 위한 AES-GCM 암호코어를 설계하였다. AES-GCM 코어는 블록암호 AES와 GHASH 연산으로 기밀성과 무결성을 동시에 제공한다. 기밀성 제공을 위한 블록암호 AES는 운영모드 CTR과 비밀키 길이 128/256-bit를 지원한다. GHASH 연산과 AES 암호화(복호화)의 병렬 동작을 위해 소요 클록 사이클을 일치시켜 GCM 동작을 최적화 하였다. 본 논문에서는 AES-GCM 코어를 Verilog HDL로 모델링 하였고 ModelSim을 이용한 시뮬레이션 검증 결과 정상 동작함을 확인하였으며 Xilinx Virtex5 XC5VSX95T FPGA 디바이스 합성결과 4,567 슬라이스로 구현되었다.

  • PDF

Embodimenet of Storage Server Program using Multi-threaded Software Development Process based on DEVS formalism (DEVS 형식론 기반 멀티쓰레드 소프트웨어 개발 방법을 이용한 스토리지 서버 프로그램 구현)

  • Im, Jung-Hyun;Oh, Ha-Ryoung;Soong, Yeong-Rak
    • Annual Conference of KIPS
    • /
    • 2015.04a
    • /
    • pp.544-545
    • /
    • 2015
  • 최근 스토리지 서버에 사용되는 코어가 싱글코어에서 점차 발전하여 멀티코어가 됨에 따라 스토리지 서버에 많은 기능들이 추가되었다. 이러한 기능들을 효과적으로 사용하기 위해서는 스토리지 서버를 효율적으로 관리하는 프로그램이 필요하다. 이에 멀티코어를 효과적으로 사용하여 스토리지 서버를 효율적으로 관리할 수 있도록 멀티쓰레드 프로그램으로 스토리지 서버 프로그램을 구현하였다. 멀티쓰레드 소프트웨어는 동시 동작으로 인해 개발하는데 어려움이 있으므로 이를 해결코자 DEVS 형식론 기반의 멀티쓰레드 소프트웨어 개발 방법을 이용하였다. DEVS 형식론 기반의 모델링과 시뮬레이션을 거치고 소프트웨어를 구현하여 개발의 어려움과 검증에 대한 부분을 해결하였다.

A Development Platform for Multi-Core Avionics Software (멀티코어 항공기소프트웨어 개발을 위한 시스템 플랫폼)

  • Koo, Geum-Seo;Jun, Yong- Kee
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2010.06b
    • /
    • pp.425-430
    • /
    • 2010
  • 항공기 내에서 단일코어 기반의 임무컴퓨터를 포함하는 연합형 항공전자 모델은 항공기의 임무 요구도 증대와 전장 환경의 변화에 따라 기내 데이터 양이 급격히 증가하여 비행 운용 프로그램(OFP)의 실시간성 및 처리성능에 한계를 보인다. 또한 분산된 임무컴퓨터의 공간점유와 무게 및 높은 전력소비가 발생하므로, 본 연구에서는 실시간 운영체제 모듈을 적용한 멀티코어 기반의 통합 모듈형 시스템(IMA) 플랫폼을 제시하여 비용과 체적을 감소시킨 개발 환경을 제공한다.

  • PDF

Physical and Mechanical Properties of Cross Laminated Timber Using Plywood as Core Layer (합판을 코어로 사용한 교호 집성재의 물리·기계적 성질)

  • Choi, Chul;Yuk, Cho-Rong;Yoo, Ji-Chang;Park, Jae-Young;Lee, Chang-Goo;Kang, Seog-Goo
    • Journal of the Korean Wood Science and Technology
    • /
    • v.43 no.1
    • /
    • pp.86-95
    • /
    • 2015
  • This study was performed to study physical and mechanical properties of hybrid cross laminated timber (HCLT) with plywood as core layer in order to improve its mechanical properties for wooden housing. MOE, MOR, and dimensional stability of the HCLT were determined, depending on plywood composition and lamination direction. MOR value of the HCLT was improved as much as that of the glued laminated timber, which was 59.6% stronger than that of the cross laminated timber (CLT) control group. All MOE values of the HCLT were similar to glued laminated timber structure control group regardless of plywood composition and lamination directions. The dimensional stability of the HCLT was better than those of the glued laminated timber and CLT control group, owing to the use of plywood in the core.

Analysis on the Performance and Temperature of 3D Multi-core Processors according to TLB Architecture (TLB 구조에 따른 3차원 멀티코어 프로세서의 성능, 온도 분석)

  • Son, Dong-Oh;Choi, Hong-Jun;Kim, Cheol-Hong
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2011.06b
    • /
    • pp.5-8
    • /
    • 2011
  • 3차원 멀티코어 프로세서는 기존의 멀티코어 프로세서에서 문제가 되던 연결망 지연시간과 전력문제를 해결할 수 있는 새로운 프로세서 설계기술이다. 하지만, 전력밀도의 증가로 인해 발생하는 열섬현상은 3차원 멀티코어 프로세서의 새로운 문제점으로 두드러지고 있다. 이러한 문제를 해결하기 위해서 동적 온도 관리 기법이 사용되지만, 동적 온도 관리 기법을 적용하면 시스템에 성능 저하가 발생하게 된다. 따라서 본 논문에서는 3차원 멀티코어 프로세서에서 문제가 되는 열섬현상을 해결하기 위해 고온의 유닛을 대상으로 동적 온도 관리 기법을 적용하고자 한다. 실험대상으로는 시스템 성능에 많은 영향을 미치고 높은 접근 때문에 고온이 발생하는 TLB 유닛을 사용하고자 한다. 특히, 시스템의 성능 저하를 줄이기 위해서 기존의 시스템보다 낮은 성능을 보이는 마이크로 TLB 구조를 적용해 보고자 한다. 성능이 낮은 구조의 경우 일반적으로 더 낮은 온도 분포를 보이며 동적 온도 관리 기법에 영향을 덜 받기 때문에 동적 온도 관리 기법만 적용한 구조보다 더 낮은 성능 저하를 보일 수 있다. 실험결과 동적 온도 관리 기법을 적용한 경우 기존의 시스템에 비해 23.4%의 성능 저하가 발생하고 마이크로 TLB 구조를 적용한 경우 27.1%의 성능 저하가 발생함을 알 수 있다.

Memory Management based Hybrid Transactional Memory Scheme for Efficiently Processing Transactions in Multi-core Environment (멀티코어 환경에서 효율적인 트랜잭션 처리를 위한 메모리 관리 기반 하이브리드 트랜잭셔널 메모리 기법)

  • Jang, Yeon-Woo;Kang, Moon-Hwan;Chang, Jae-Woo
    • Annual Conference of KIPS
    • /
    • 2017.04a
    • /
    • pp.795-798
    • /
    • 2017
  • 최근 멀티코어 프로세서가 개발됨에 따라 병렬 프로그래밍은 멀티코어를 효과적으로 활용하기 위한 기법으로 그 중요성이 높아지고 있다. 트랜잭셔널 메모리는 처리 방식에 따라 HTM, STM, HyTM으로 구분되며, 최근 HTM 및 STM 결합한 HyTM 이 활발히 연구되고 있다. 그러나 기존의 HyTM 는 HTM과 STM의 동시성 제어를 위해 블룸필터를 사용하는 반면, 블룸필터의 자체적인 긍정 오류를 해결하지 못한다. 아울러, 트랜잭션 처리를 위한 메모리 할당/해제를 기존의 락 메커니즘을 사용하여 관리한다. 따라서 멀티코어 환경에서 스레드 수가 증가할수록 트랜잭션 처리 효율이 떨어진다. 본 논문에서는 멀티코어 환경에서 효율적인 트랜잭션 처리를 위한 메모리 관리 기반 하이브리드 트랜잭셔널 메모리 기법을 제안한다. 제안하는 기법은 트랜잭션 처리에 최적화된 블룸필터를 제공함으로써, 병렬적으로 동시에 수행되는 서로 다른 환경의 트랜잭션에 대해 일관성 있는 처리를 지원한다. 아울러, CPU 캐시라인에 최적화된 메모리 기법을 통해, 메모리 할당량이 적은 트랜잭션은 로컬 캐시에 할당함으로써 트랜잭션의 빠른 처리를 지원한다.

Properties of Friction Coefficient with Re-Ir Coating Surface (Re-Ir 코팅에 따른 표면 마찰 계수 특성 연구)

  • Lee, Ho-Shik;Cheon, Min-Woo;Park, Yong-Pil
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2011.05a
    • /
    • pp.676-677
    • /
    • 2011
  • Rhenium-Iridium(Re-Ir) thin films were deposited onto the tungsten carbide(WC) molding core by sputtering system. The Re-Ir thin films on tungsten carbide molding core were analyzed by scanning electron microscope(SEM) and surface roughness. The Re-Ir coating technique has been intensive efforts in the field of coating process because the coating technique and process have been their feature, like hardness, high elasticity, adrasion resistance and mechanical stability and also have been applied widely the industrial and biomedical areas. In this report, tungsten carbide(WC) molding core was manufactures using high performance precision machining and the efforts of Re-Ir coating on the surface roughness.

  • PDF

Design Space Exploration of Embedded Many-Core Processors for Real-Time Fire Feature Extraction (실시간 화재 특징 추출을 위한 임베디드 매니코어 프로세서의 디자인 공간 탐색)

  • Suh, Jun-Sang;Kang, Myeongsu;Kim, Cheol-Hong;Kim, Jong-Myon
    • Journal of the Korea Society of Computer and Information
    • /
    • v.18 no.10
    • /
    • pp.1-12
    • /
    • 2013
  • This paper explores design space of many-core processors for a fire feature extraction algorithm. This paper evaluates the impact of varying the number of cores and memory sizes for the many-core processor and identifies an optimal many-core processor in terms of performance, energy efficiency, and area efficiency. In this study, we utilized 90 samples with dimensions of 256×256 (60 samples containing fire and 30 samples containing non-fire) for experiments. Experimental results using six different many-core architectures (PEs=16, 64, 256, 1,024, 4,096, and 16,384) and the feature extraction algorithm of fire indicate that the highest area efficiency and energy efficiency are achieved at PEs=1,024 and 4,096, respectively, for all fire/non-fire containing movies. In addition, all the six many-core processors satisfy the real-time requirement of 30 frames-per-second (30 fps) for the algorithm.

Implementation of an Optimal Many-core Processor for Beamforming Algorithm of Mobile Ultrasound Image Signals (모바일 초음파 영상신호의 빔포밍 기법을 위한 최적의 매니코어 프로세서 구현)

  • Choi, Byong-Kook;Kim, Jong-Myon
    • Journal of the Korea Society of Computer and Information
    • /
    • v.16 no.8
    • /
    • pp.119-128
    • /
    • 2011
  • This paper introduces design space exploration of many-core processors that meet high performance and low power required by the beamforming algorithm of image signals of mobile ultrasound. For the design space exploration of the many-core processor, we mapped different number of ultrasound image data to each processing element of many-core, and then determined an optimal many-core processor architecture in terms of execution time, energy efficiency and area efficiency. Experimental results indicate that PE=4096 and 1024 provide the highest energy efficiency and area efficiency, respectively. In addition, PE=4096 achieves 46x and 10x better than TI DSP C6416, which is widely used for ultrasound image devices, in terms of energy efficiency and area efficiency, respectively.

Stochastic Power-efficient DVFS Scheduling of Real-time Tasks on Multicore Processors with Leakage Power Awareness (멀티코어 프로세서의 누수 전력을 고려한 실시간 작업들의 확률적 저전력 DVFS 스케쥴링)

  • Lee, Kwanwoo
    • Journal of the Korea Society of Computer and Information
    • /
    • v.19 no.4
    • /
    • pp.25-33
    • /
    • 2014
  • This paper proposes a power-efficient scheduling scheme that stochastically minimizes the power consumption of real-time tasks while meeting their deadlines on multicore processors. In the proposed scheme, uncertain computation amounts of given tasks are translated into probabilistic computation amounts based on their past completion amounts, and the mean power consumption of the translated probabilistic computation amounts is minimized with a finite set of discrete clock frequencies. Also, when system load is low, the proposed scheme activates a part of all available cores with unused cores powered off, considering the leakage power consumption of cores. Evaluation shows that the scheme saves up to 69% power consumption of the previous method.