• 대한전자공학회논문지TC
• /
• 제45권7호
• /
• pp.77-80
• /
• 2008

본 논문에서는 위상잡음 특성을 개선하기 위하여 spiral 공진기를 이용한 전압제어 발진기를 제안하였다. Spiral 공진기는 작은 면적, 저지대역에서 날카로운 스커트 특성과 낮은 삽입손실, 큰 결합 계수 값을 가지고 있고, 이로 인해 높은 Q 값을 가지며 전압 제어 발진기의 위상 잡음을 감소시킨다. 공진기의 Q 값이 높아짐에 따라 좁아지는 주파수 조절 범위를 높이기 위하여 버랙터 다이오드를 조절 가능한 부성저항에 연결하였다. 전압 제어발진기는 $5.686{\sim}5.841GHz$에서 발진이 일어났고, 출력은 11.83 dBm, 하모닉 특성은 -29.83 dBc, 위상 잡음 특성은 100 KHz offset에서 $-115.16{\sim}115.17dBc/Hz$이다.

• 전력전자학회:학술대회논문집
• /
• 전력전자학회 2019년도 전력전자학술대회
• /
• pp.207-209
• /
• 2019

This paper proposes a grid-tied photovoltaic (PV) system, consisting of Voltage-fed dual-active-bridge (DAB) dc-dc converter with single phase inverter. The proposed converter allows a small dc-link capacitor, so that system reliability can be improved by replacing electrolytic capacitors with film capacitors. The double line frequency free maximum power point tracking (MPPT) is also realized in the proposed converter by using Ripple Correlation method. First of all, to eliminate the double line frequency ripple which influence the reduction of DC source capacitance, control is developed. Then, a designing of Current control in DQ frame is analyzed and to fulfill the international harmonics standards such as IEEE 519 and P1547, $3^{rd}$ harmonic in the grid is directly compensated by the feedforward terms generated by the PR controller with the grid current in stationary frame to achieve desire Total Harmonic Distortion (THD). 5-kW PV converter and inverter module with a small dc-link film capacitor was built in the laboratory with the proposed control and MPPT algorithm. Experimental results are given to validate the converter performance.

• 한국전자파학회논문지
• /
• 제13권8호
• /
• pp.754-763
• /
• 2002

본 논문은 결함 접지 구조(defected ground structure, DGS)를 삽입하여 소형화한 증폭기의 개선된 전력 성능을 언급하고 있다. DGS에 의한 부가적인 등가성분에 의하여 전파 지연 특성과 전기적 길이 증가 현상이 나타나는데, 이 성질을 이용하면 DGS를 포함한 전송 선로의 전기적 길이를 원래와 같게 유지하기 위하여 물리적 길이를 줄일 수 있다. 물리적 길이를 줄이더라도 전기적 길이는 같으므로 표준 증폭기(original amplifier)의 정합과 성능이 그대로 유지된다. DGS를 삽입하여 길이를 줄인 전송 선로는 증폭기의 원하는 동작주파수에서는 손실이 거의 없지만 하모닉 주파수에서는 일정량의 손실이 있으므로, 소형화된 증폭기(size-reduced amplifier)가 표준 증폭기보다 근 우수한 하모닉 차단 특성을 근본적으로 내재하고 있다. 따라서 출력측에서 검출되는 하모닉 성분의 크기가 표준 증폭기보다는 더 작을 것으로 예측할 수 있다. 이를 확인하기 위하여 표준 증폭기와 DGS로 소형화한 증폭기의 전력 성능을 측정한 결과, 소형화한 증폭기의 2차 하모닉, IMD3 성분, ACPR이 각각 5 dB, 2-6 dB, 1-4 dB가 개선되었다.

• 한국콘텐츠학회논문지
• /
• 제9권12호
• /
• pp.566-571
• /
• 2009

본 논문에서는 마이크로스트립 전송선을 이용하여 필터를 구현할 때 고조파 대역에서 나타나는 불요 공진모드 특성을 제거하도록 DCRLH 메타셀을 헤어핀 공진기와 결합하여 기본 통과대역 신호만을 전달하는 마이크로스트립 대역통과 필터를 설계하고 제작하였다. 대역통과 필터는 불요 고조파 통과특성을 제거하기 위한 DCRLH 메타셀 전송선로와 통과대역 신호를 잘 전달하기 위한 CCRLH 헤어핀 공진기로 구성하였다. DCRLH 성질을 갖는 인터디짓 메타셀(Interdigit Meta-cell)은 필터회로의 입력단과 출력단에 병렬로 삽입하였고, CCRLH 대역통과 성질을 갖는 헤어핀공진기(Hairpin Resonator)는 두개의 DCRLH 메타셀 사이에 설치하였다. 이렇게 구성함으로써 저지대역에서 나타나는 불요고조파신호를 억제시킬 수 있었고, 필터의 대역통과 성능을 개선할 수 있었다. WCDMA 이동통신과 WiBro 무선 인터넷 통신을 동시에 수행할 목적으로 제작된 마이크로스트립 대역통과 필터는 1.91GHz~2.41GHz의 통과대역에서 삽입손실은 0.2dB로 나타났고, 3GHz~7.5GHz의 저지대역에서 감쇄특성은 -30dB 이하로 양호한 성능을 나타내었다.

• IEIE Transactions on Smart Processing and Computing
• /
• 제4권5호
• /
• pp.371-378
• /
• 2015

In this paper, a different type of pulse width modulation (PWM) control scheme for a buck converter is introduced. The proposed buck converter uses PWM with frequency hopping and a low quiescent.current low dropout (LDO) voltage regulator with a power supply rejection ratio enhancer to reduce high spurs, harmonics and output voltage ripples. The low quiescent.current LDO voltage regulator is not described in this paper. A three-bit binary-to-thermometer decoder scheme and voltage ripple controller (VRC) is implemented to achieve low voltage ripple less than 3mV to increase the efficiency of the buck converter. An internal clock that is synchronized to the internal switching frequency is used to set the hopping rate. A center frequency of 2.5MHz was chosen because of the bluetooth low energy (BLE) application. This proposed DC-DC buck converter is available for low-current noise-sensitive loads such as BLE and radio frequency loads in portable communications devices. Thus, a high-efficiency and low-voltage ripple is required. This results in a less than 2% drop in the regulator's efficiency, and a less than 3mV voltage ripple, with -26 dBm peak spur reduction operating in the buck converter.

• Journal of Power Electronics
• /
• 제16권5호
• /
• pp.1904-1917
• /
• 2016

The moving average filter (MAF) is widely utilized to improve the disturbance rejection capability of phase-locked loops (PLLs). This is of vital significance for the grid-integration and stable operation of power electronic converters to electric power systems. However, the open-loop bandwidth is drastically reduced after incorporating a MAF into the PLL structure, which makes the dynamic response sluggish. To overcome this shortcoming, some new techniques have recently been proposed to improve the transient response of MAF-based PLLs. In this paper, a comprehensive performance comparison of advanced MAF-based PLL algorithms is presented. This comparison includes HPLL, MPLC-PLL, QT1-PLL, and DMAF-PLL. Various disturbances, such as grid voltage sag, voltage flicker, harmonics distortion, phase-angle and frequency jumps, DC offsets and noise, are considered to experimentally test the dynamic performances of these PLL algorithms. Finally, an improved positive sequence extraction method for a HPLL under the frequency jumps scenario is presented to compensate for the steady-state error caused by non-frequency adaptive DSC, and a satisfactory performance has been achieved.