• 전기학회논문지
• /
• 제59권1호
• /
• pp.116-119
• /
• 2010

In this work, we presented the characterization of 3 dB branch type directional couplers by using High-Tc superconducting thin films. To do this, we deposited YBCO superconducting thin films on MgO substrates by using rf-magnetron sputtering techniques. The designed center frequency was 408 MHz and the designed passband was 20 MHz. Also we designed 3 dB Power difference and $90^{\circ}$ of phase difference between port 3 and port 4. The even and odd mode analysis were used to characterize our directional couplers and em Sonnet (full wave analysis program) was utilized to the optimum design. We reported experimental results, including a center frequency, passband, half power characteristics and phase differences. We confirmed that experimental results were in good agreements with characterization by using full wave analysis program.

• 한국통신학회논문지
• /
• 제14권3호
• /
• pp.240-248
• /
• 1989

본 논문에서는 MSK보다 훨씬 효율적인 주파수 대역 특성을 갖는 QORC 변조 방식의 성능을 가진 백색 가우시안 잡음 하에서 분석하였다. 수신기는 QPSK 방식에서 사용되는 동기(Coherent) 수신기를 사용하고 신호 검출을 위한 샘플링 시간은 QORC 신호를 고려하여 [(2n-1)T, (2n+1)T]로 하였다. 분석 결과 QORC는 대역폭이 MSK에 비하여 1/16정도로 압축되며 성능면에서는 낮은 오류 발생 확률에서 약 1dB 정도의 전력을 더 필요로 하여 거의 동등하였다.

• 대한전자공학회논문지
• /
• 제23권4호
• /
• pp.419-428
• /
• 1986

While three most important aspects of line codes are the de-free, the minimum-bandwidth, and the self-clocking properties, the only TIBr, VMDBr, RMD3r, RMD4r codes possess all of these properties. This paper is to report the results of an experimental performance study of VMDB5. The encoder and decoder of VMDB5 and the pulse shaper have been inplemented. Power spectra, eye patterns, and error probabilities are experimentally measured, confirming the theoreticla performance predictions. It has been observed that the NRZ pulse shaping reliable transmission is possible with no extra equalization even in teh case when the -3dB channel bandwith is only half the Nyquist bandwidth.

• ETRI Journal
• /
• 제38권2호
• /
• pp.217-226
• /
• 2016

We propose an architecture that reduces the power consumption and active area of such a modulator through a reduction in the number of active components and a simplification of the topology. The proposed architecture reduces the power consumption and active area by reducing the number of active components and simplifying the modulator topology. A novel second-order loop filter that uses a single operational amplifier resonator reduces the number of active elements and enhances the controllability of the transfer function. A trapezoidal-shape half-delayed return-to-zero feedback DAC eliminates the loop-delay compensation circuitry and improves pulse-delay sensitivity. These simple features of the modulator allow higher frequency operation and more design flexibility. Implemented in a 130 nm CMOS technology, the prototype modulator occupies an active area of $0.098mm^2$ and consumes 5.23 mW power from a 1.2 V supply. It achieves a dynamic range of 62 dB and a peak SNDR of 60.95 dB over a 15 MHz signal bandwidth with a sampling frequency of 780 MHz. The figure-of-merit of the modulator is 191 fJ/conversion-step.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 하계종합학술대회 논문집
• /
• pp.195-198
• /
• 1999

Complex resonant frequency of on a uniaxial substrate with a superstrate-loaded microstrip structure is investigate. The study is performed by Galerkin’s method. The numerical convergence using sinusoidal basis function. Numerical results for the effects of anisotropy in the substrate, superstrate permittivity, in the complex resonant frequency of the rectangular microstrip structure are also presented. Half-power bandwidth are increased due to the positive uniaxial an isotropy and superstrate.

• JSTS:Journal of Semiconductor Technology and Science
• /
• 제15권3호
• /
• pp.404-416
• /
• 2015

Small-area, low-power coarse and fine frequency detectors (FDs) are proposed for an adaptive bandwidth referenceless CDR with a wide range of input data rate. The coarse FD implemented with two flip-flops eliminates harmonic locking as long as the initial frequency of the CDR is lower than the target frequency. The fine FD samples the incoming input data by using half-rate four phase clocks, while the conventional rotational FD samples the full-rate clock signal by the incoming input data. The fine FD uses only a half number of flip-flops compared to the rotational FD by sharing the sampling and retiming circuitry with PLL. The proposed CDR chip in a 65-nm CMOS process satisfies the jitter tolerance specifications of both USB 3.0 and USB 3.1. The proposed CDR works in the range of input data rate; 2 Gb/s ~ 8 Gb/s at 1.2 V, 4 Gb/s ~ 11 Gb/s at 1.5 V. It consumes 26 mW at 5 Gb/s and 1.2 V, and 41 mW at 10 Gb/s and 1.5 V. The measured phase noise was -97.76 dBc/Hz at the 1 MHz frequency offset from the center frequency of 2.5 GHz. The measured rms jitter was 5.0 ps at 5 Gb/s and 4.5 ps at 10 Gb/s.

• 한국통신학회논문지
• /
• 제38A권12호
• /
• pp.1079-1085
• /
• 2013

위성 트랜스폰더의 설계에 있어서 위성체의 제한된 전원자원으로 인해 연산 알고리즘의 최소화와 하드웨어 구현에 필요한 연산 및 논리 자원의 최소화가 필수적이다. 아울러 위성의 환경에 따라 다양한 대역폭에 대한 효율적 신호처리가 요구되는데 이러한 조건들은 SDR기반의 디지털 방식 구현에 적합하다. 본 논문에서는 SDR 기반의 위성 트랜스폰더 수신부에서 반송파와 레인징 및 Command 부밴드 신호에 대해 각각의 대역과 데이터율을 가변적으로 선택 할 수 있는 하향 표본화기를 제안하였다. 제안된 하향표본화기는 한 개의 하프밴드 필터로부터 재귀적 연산구조를 통해 다수의 임의의 $2^M$-하향 표본화된 신호를 얻을 수 있으며, 연산량 및 구현에 따르는 논리자원을 최소화 할 수 있다. 또한 재귀적 연산 하드웨어 구현을 위한 알고리즘과 함께 하향표본화에 따르는 대역평탄도 및 에일리어싱을 분석하고 이를 FPGA 실험을 통하여 동작 및 성능을 입증하였다.

• 한국전자파학회논문지
• /
• 제18권8호
• /
• pp.930-936
• /
• 2007

본 논문에서는 SDMB(Satellite Digital Multimedia Broadcasting) 시스템에서 동작하는 고 이득 광대역 안테나를 구현하였다. 제안된 안테나는 표면파를 억제하기 위한 SAP(Shorted Annular Patch) 구조와 이득, 대역폭 그리고 지향성을 개선시키기 위하여 $0.25 {\lambda}_0$ 간격을 갖는 3차원 배열의 기생 SAP로 구성되었다. 원형 패치상의 서로 반대 방향으로 농인 두 개의 슬릿을 이용하여 RHCP(Right Hand Circular Polarization)로 동작하도록 하였다. 모의 실험 결과, 제안된 안테나의 최대 방사 이득은 기존의 마이크로스트립 패치 안테나에 비해서 5.22 dBi 개선된 12.6 dBi로 나타났다. 제작된 안테나는 동작 주파수 2.63 GHz에서 최대 방사 이득이 10.5 dBi로 나타났다. 측정된 임피던스 대역폭$(VSWR{\leq}2)$은 기존의 마이크로스트림 패치 안테나에 비해서 300 MHZ 개선된 $360 MHz(2.488{\sim}2.848 GHz)$이며, HPBW(Half Power Beam Width)는 $45.8^{\circ}$, FBR(Front Back Ratio)은 15.49dBi로 나타났다. 3dB 축비 대역폭은 220 MHz$(2.54{\sim}2.76 GHz)$를 얻었다.

• 한국통신학회논문지
• /
• 제36권2A호
• /
• pp.108-113
• /
• 2011

본 논문은 저전력 통신 변조 방식으로 새로운 QAPM(Quadrature Amplitude Position Modulation) 방식을 제안하며, 기존의 PSSK(Phase Silence Shift Keying) 변조와의 성능을 비교한다. 기존의 저전력 변조 방식의 하나인 PSSK는 PSK 변조를 기반으로 하여 PPM(Pulse Position Modulation) 변조를 결합한 방식이다. PSSK는 2개의 직교 심볼을 전송하는 방식으로 신호 주기내의 심볼 비율을 절반으로 하여 송신전력을 낮추고, 변조 심볼간의 거리를 늘림으로써 BER 성능에 향상을 가져왔다. 대역 효율은 기존의 PSK에 비해 2배 낮아졌으나 BER(Bit Error Rate) 성능은 6dB까지 향상 시켰다. 이러한 BER의 향상은 변조 레벨을 낮춤으로써 얻어지는 결과이다. 새로 제안하는 QAPM 방식은 QAM 변조를 기반으로하며, PSSK와 동일한 방식으로 심볼을 배치한다. QAM의 BER 성능은 기본적으로 PSK보다 뛰어나므로 QAPM 변조방식은 기존의 PSSK보다 더 뛰어난 BER 성능을 보여준다. 이 논문에서는 PSSK와 QAPM을 AWGN 채널에서의 BER 성능과 Throughput 성능을 비교하였다.

• 전자공학회논문지
• /
• 제49권11호
• /
• pp.141-148
• /
• 2012

Oversampling 기법을 사용한 analog-to-digital (A/D) 컨버터에서 샘플링 된 신호의 signal bandwidth를 낮추어 주기 위해 데시메이션 필터가 사용된다. 본 논문은 sigma-delta ADC에 사용될 수 있는 저전력 4 단 32 bit 데시메이터 필터 디자인을 제안한다. 디지털 데시메이션 필터는 CIC(cascaded integrator-comb) filter와 세 개의 half-band FIR filter로 이루어져 있다. 전력소모를 최소화하기 위하여 CIC filter에는 pipeline구조가 사용되었고, FIR 필터의 multiplier 구조를 최적화하기 위하여 Canonic Signed Digit (CSD) 코드가 사용되었다. 130nm CMOS 공정으로 설계 자동화 CAD 도구를 사용하여 타이밍, 면적, 전력소모를 최적화하여 98.304 MHz 주파수에서 697 uW의 전력을 소모면서 32 bit, 192 kHz 아웃풋을 낼 수 있다.