• 전기전자학회논문지
• /
• 제25권1호
• /
• pp.174-179
• /
• 2021

에드워즈 곡선 Edwards25519와 Edwards448 상의 점 스칼라 곱셈(point scalar multiplication; PSM)을 지원하는 EdCC (Edwards curve cryptography) 코어를 설계하였다. 저면적 구현을 위해 워드 기반 몽고메리 곱셈 알고리듬을 기반으로 유한체 곱셈기를 설계하였으며, 나눗셈 연산 없이 점 연산을 구현하기 위해 확장 트위스티드 에드워즈 좌표계를 적용하였다. EdCC 코어를 100 MHz의 클록으로 합성한 결과, 24,073 등가 게이트와 11 kbit의 RAM으로 구현되었으며, 최대 동작 주파수는 285 MHz로 추정되었다. Edwards25519와 Edwards448 곡선 상의 PSM을 각각 초당 299회, 66회 연산하는 것으로 평가되었으며, 유사한 구조의 타원곡선 암호 코어에 비해 256 비트 PSM 연산에 소요되는 클록 사이클 수가 약 60 % 감소하여 연산 성능이 약 7.3 배 향상되었다.

• 정보보호학회논문지
• /
• 제12권2호
• /
• pp.35-44
• /
• 2002

본 논문에서는 Radix-$2^k$ 모듈라 곱셈 알고리즘 기반의 고속 RSA 지수승 연산기의 구현 방법을 제시하고 검증하였다. Radix-$2^k$ 모듈라 곱셈 알고리즘을 구현하기 위해 Booth receding 연산 알고리즘을 사용하였으며 최대 radix-16 연산을 위해 2K-byte 메모리와 2개의 전가산기와 3개의 반가산기의 지연을 갖는 CSA(carry-save adder) 어레이를 사용하였다. CSA 어레이 출력인 캐리와 합을 고속으로 가산하기 위해 마지막 덧셈기로써 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 적용하였다. 또한, 주어진 공정에서 동작 주파수와 처리량의 관계를 통해 Radix-$2^k$에서 설계 가능한 radix 값을 제시하였다. Altera FPGA EP2K1500E를 사용하여 기능을 검증한 후 삼성 0.35$\mu\textrm{m}$ 공정을 사용하여 타이밍 시뮬레이션을 하였으며 radix-16 모듈라 곱셈 알고리즘을 사용할 경우 모듈라 곱셈에 (n+4+1)14 의 클럭을 사용하여 1,024-bit RSA를 처리하는데 50MHz에서 5.38ms의 연산 속도를 측정하였다.

• 한국정보통신학회논문지
• /
• 제26권4호
• /
• pp.548-555
• /
• 2022

본 논문은 타원곡선 디지털 서명 알고리듬 (Elliptic Curve Digital Signature Algorithm; ECDSA)의 핵심 연산으로 사용되는 타원곡선 암호 (Elliptic Curve Cryptography; ECC)의 하드웨어 구현에 대해 기술한다. 설계된 ECC 프로세서는 NIST P-521 곡선 상의 8가지 연산 모드 (점 연산 4가지, 모듈러 연산 4가지)를 지원한다. 점 스칼라 곱셈 (PSM)에 필요한 연산량을 최소화하기 위해 5가지 PSM 알고리듬과 4가지 좌표계에 따른 연산 복잡도 분석을 토대로 radix-4 Booth 인코딩과 수정된 자코비안 좌표계를 적용하여 설계하였다. 모듈러 곱셈은 수정형 3-Way Toom-Cook 정수 곱셈과 수정형 고속 축약 알고리듬을 적용하여 구현되었다. 설계된 ECC 프로세서는 xczu7ev FPGA 디바이스에 구현하여 하드웨어 동작을 검증하였다. 101,921개의 LUT와 18,357개의 플립플롭 그리고 101개의 DSP 블록이 사용되었고, 최대 동작주파수 45 MHz에서 초당 약 370번의 PSM 연산이 가능한 것으로 평가되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.695-698
• /
• 2005

The finite-field multiplication can be applied to the wide range of applications, such as signal processing on communication, cryptography, etc. However, an efficient algorithm and the hardware design are required since the finite-field multiplication takes much time to compute. In this paper, we propose a radix-4 systolic multiplier on $GF(2^m)$ with comparative area and performance. The algorithm of the proposed standard-basis multiplier is mathematically developed to map on low-cost systolic cell, so that the proposed systolic architecture is suitable for VLSI design. Compared to the bit-serial and digit-serial multipliers, the proposed multiplier shows relatively better performance with low cost. We design and synthesis $GF(2^{193})$ finite-field multiplier using Hynix $0.35{\mu}m$ standard cell library and the maximum clock frequency is 400MHz.

• Journal of information and communication convergence engineering
• /
• 제7권4호
• /
• pp.516-520
• /
• 2009

RSA crypto-processors equipped with more than 1024 bits of key space handle the entire key stream in units of blocks. The RSA processor which will be the target design in this paper defines the length of the basic word as 128 bits, and uses an 256-bits register as the accumulator. For efficient execution of 128-bit multiplication, 32b*32b multiplier was designed and adopted and the results are stored in 8 separate 128-bit registers according to the status flag. In this paper, an efficient method to execute 128-bit MAC (multiplication and accumulation) operation is proposed. The suggested method pre-analyzed the all possible cases so that the MAC unit can remove unnecessary calculations to speed up the execution. The proposed architecture prototype of the MAC unit was automatically synthesized, and successfully operated at 20MHz, which will be the operation frequency in the RSA processor.

• Journal of Plant Biology
• /
• 제33권4호
• /
• pp.271-276
• /
• 1990

Our study was carried out for plant regeneration via somatic embryogenesis from immature seeds of Bletilla striata. The highest frequency of embryogenic callus formation was obtained from the immature seeds (at 150 days after pollination) cultured on Hyponex and VW medium supplemented with 3 mg/l 2,4-dichlorophenoxyacetic acid (2,4-D) and 1 mg/l kinetin under the dark condition. Multiple somatic embryos were induced when embryogenic callus was transferred to VW medium without growth regulators under continued illumination. Somatic embryos were observed histologically with scanning electron microscopy. Regeneration of Bletilla striata was obtained from somatic embryos with a well-defined scutellum and coleoptile as well as with one or more shoot primordia and root primordia. We think that these methods for orchid multiplication must be useful to access clonal propagation of orchids.

• 한국통신학회논문지
• /
• 제10권6호
• /
• pp.327-334
• /
• 1985

벡터 승산 구조를 이용하여 다중채널 FIR디지털 필터를 구성하기 위한 한 기법을 제안하였다. 제안된 기법은 하드웨어의 구성을 간소화시키고, 동작속도를 개선할 수 있었다. 위의 기법으로 구성된 4채널 디지털 필터의 주파수 응답은 Remez방식으로 시뮬레이션하여 얻어진 주파수 응답과 전 일치하였다.

• Journal of the Optical Society of Korea
• /
• 제8권1호
• /
• pp.29-33
• /
• 2004

We propose and demonstrate a novel optical pulse multiplier applicable to OTDM (Optical Time Division Multiplexing) systems using cascaded long-period fiber gratings. We have exploited the fact that each mode in a fiber has a different propagation constant to obtain time delays among optical pulses. The proposed scheme could realize high-frequency optical pulse multiplication for optical short pulse trains. We have successfully implemented two, four, and eight times multiplications with the maximum repetition rate of 416.7 ㎓. The obtained pulse delays are well matched with the simulated ones.

• 대한전자공학회논문지
• /
• 제4권1호
• /
• pp.22-26
• /
• 1967

비선형소자를 사용한 주파수체배기의 효율은 소자의 특성에 따라 변화한다. 비선형 저항소자를 사용하여 이체배된 마이크로파주파수를 얻었고 체배기의 효율은 이론치와 측정치로 비교하였다. 비선형 저항소자를 사용한 주파수체배기의 효율은 주파수에 관계없이 역방향대순방향의 저항비에 비례하여 증가함을 보았다.

• 전기학회논문지
• /
• 제58권7호
• /
• pp.1386-1392
• /
• 2009

An analysis is presented for super-high-speed optical demodulation by an avalanche photodiode(APD) with electric mixing. A normalized gain is defined to evaluate the performance of the optical mixing detection. Unlike previous work, we include the effect of the nonlinear variation of the APD capacitance with bias voltage as well as the effect of parasitic and amplifier input capacitance. As a results, the normalized gain is dependent on the signal frequency and the frequency difference between the signal and the local oscillator frequency. However, the current through the equivalent resistance of the APD is almost independent of signal frequency. The mixing output is mainly attributed to the nonlinearity of the multiplication factor. We show also that there is an optimal local oscillator voltage at which the normalized gain is maximized for a given avalanche photodiode.