• ETRI Journal
• /
• 제28권4호
• /
• pp.506-508
• /
• 2006

A frequency selective surface (FSS), whose unit cell consists of a ternary tree loop loaded with a modified tripole, is proposed to block multiple frequency bands. Target frequency bands correspond to Korean personal communication services, cellular mobile communication, and 2.4 GHz industrial, scientific, and medical bands. Through the adjustment of inter-element and inter-unit cell gaps, and adjustment of the length of elements, we present an FSS design method that makes the precise tuning of multiple resonance frequencies possible. Additionally, to verify the validity of our approach, simulation results obtained from a commercial software tool and experimental data are also presented.

• ETRI Journal
• /
• 제34권2호
• /
• pp.216-225
• /
• 2012

This paper presents a transceiver module for human body communications whereby a spread signal with a group of 64 Walsh codes is directly transferred through a human body at a chip rate of 32 Mcps. Frequency selective digital transmission moves the signal spectrum over 5 MHz without continuous frequency modulation and increases the immunity to induced interference by the processing gain. A simple receiver structure with no additional analog circuitry for the transmitter has been developed and has a sensitivity of 250 ${\mu}V_{pp}$. The high sensitivity of the receiver makes it possible to communicate between mobile devices using a human body as the transmission medium. It enables half-duplex communication of 2 Mbps within an operating range of up to 170 cm between the ultra-mobile PCs held between fingertips of each hand with a packet error rate of lower than $10^{-6}$. The transceiver module consumes 59 mA with a 3.3 V power supply.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.198-202
• /
• 1988

In digital mobile communications received speech data are affected by burst errors as well as random errors. To overcome these errors we propose a bit-selective forward error correction scheme for the speech data which is sub-band coded at 13 kbps and transmitted over a 16 kbps channel. For a few error correcting codes the signal-to-noise ratio of error-corrected speech is obtained and compared through the simulation of mobile communication channels.

• 한국통신학회논문지
• /
• 제12권2호
• /
• pp.168-175
• /
• 1987

본 논문에서는 디지털 주파수 합성 기법을 이용하여 FFH-SS하이브리드 통신 방식을 제안하였다. 이 방식은 기존의 대역 제한 통신 방식과 상호 간섭없이 같은 주파수 대역 내에서 동시 사용이 가능하다. 실험에서 선택성 호핑패턴은 최장 부호 계열의 의사 잡음 코드를 직 병렬 변환한 특정 조합으로 얻었으며 주파수 호핑 간격이 균일할 때 보다 분균일할 때 선택성 호핑 대역 변환이 용이하다는 사실이 관찰되었다. 기존 디지털 주파수 합성기는 기생 신호 억압 능력이 50~60dB정도인데 본 실험에서는 이를 개선할 수 있는 방안을 제시하였다.

• 전자공학회논문지A
• /
• 제31A권2호
• /
• pp.1-8
• /
• 1994

In this paper, a model of trellis-coded M-ary PSK (TCM/M-PSK) for digital land mobile communication is realized. Bit error rate(BER) of TCM/M-PSK is calculated theoretically in time selective fading environment due to Doppler spread in the presence of AWGN. cochannel interference. These analyses are employed the receiver with post detection diversity and the direct sequence to improve the BER performance of TCM-MPSK system. It is shown that the CNR required by the diversity reception and the direct sequece(process gain=20dB) TCM-4PSK system is reduced to about 25 dB.

• 한국정보통신학회논문지
• /
• 제17권12호
• /
• pp.2800-2805
• /
• 2013

선박안전법과 어선법 개정에 따른 어선의 VHF(Very High Frequency) 무선설비와 위치자동발신장치 설치 의무화에 대비하여 수협중앙회 어업정보통신국에서는 VHF통신망과 어선관제를 위한 위치자동발신장치 시스템을 구축하고 있다. 본 연구에서는 DSC(Digital Selective Calling) 기능을 이용한 위치요청 호출의 프로토콜 분석과 선박위치 추적에 대한 최적의 방안을 제시한다. 또한 이를 바탕으로 어선관제시스템 구현과 모니터링 방법에 대한 기술을 제시한다.

• 한국컴퓨터정보학회논문지
• /
• 제16권10호
• /
• pp.137-145
• /
• 2011

본 논문에서는 디지털 M/W 전송 채널을 비선택성 레일리 페이딩 채널로 모델링하고 직교 주파수 분할 다중화(OFDM ; Orthogonal Frequency Division Multiplexing) 기법을 적용한 디지털 M/W 전송 시스템의 전력 스펙트럼 크기를 시뮬레이션을 통해 분석하였다. 성능 분석 결과, AWGN 환경에서는 고정된 대역폭 내에서 전력 스펙트럼 크기에 큰 널링(ing)이 발생하지 않음을 알 수 있었다. 그리고 비선택성 레일리 페이딩 채널 환경에서는 AWGN 환경보다 전력 스펙트럼 크기가 상대적으로 작아짐을 알 수 있었고, 게다가 반송파 주파수와 이동 차량 속도가 높아지면(도플러 주파수가 커지면) 전력 스펙트럼 크기가 더욱 더 작아짐을 알 수 있었다.

• 한국음향학회지
• /
• 제38권2호
• /
• pp.207-213
• /
• 2019

본 논문은 수중 주파수 선택적 채널에서 블록 인터리빙 기법을 적용한 길쌈부호기법의 통신성능을 평가하였다. 블록 인터리빙은 디지털 데이터 열을 확산 분산하고 재배치하는 기법으로 주파수 선택적 채널에서 연집오류(burst error)의 집중을 분산시켜 성능을 향상하게 시키는 기법으로 블록 인터리빙 기법이 적용되고 있다. 수조 실험에서 블록 인터리빙이 적용된 길쌈부호의 성능을 평가한 결과 주파수 비 선택적 채널에서 블록 인터리빙을 적용한 길쌈부호의 성능의 차이가 없었다. 하지만 주파수 선택적 채널에서는 블록 인터리빙이 적용된 길쌈부호가 길쌈부호보다 2 dB 이득이 발생하였으며, 이로 인해 수중 음향 통신 성능향상에 기여함을 확인하였다.

• 전자공학회논문지A
• /
• 제30A권9호
• /
• pp.6-13
• /
• 1993

In is well-known that system performance in the high speed digital radio communication system is usually deteriorted due to the frequency selective fading distortion. In this paper, bit error rate(BER) performance by the reception phase error in cellular mobile communication systems is derived and analyzed. The system is modeled as a frequency selective fast Rayleigh fading channel corrupted by additive white gaussian noise(AWGN) and co-channel interference(CCI). Our numerical results show that for the 24KBaud(48Kb/s) $\pi$/4-DQPSK operated at carrier frequency 800 MHz and C/I<20 dB, the BER will be dominated by CCI if the vehicular speed is below 100 Km/h. The results show that performance, when reception phase error is below $\pi$/12, is deterioreted less than 3 dB, and that performance, when reception phase error is above $\pi$/12, is degraded over 3 dB.

• Journal of Information Processing Systems
• /
• 제15권4호
• /
• pp.890-903
• /
• 2019

The single carrier frequency domain equalization (SC-FDE) technology is an important part of the broadband wireless access communication system, which can effectively combat the frequency selective fading in the wireless channel. In SC-FDE communication system, the accuracy of timing synchronization directly affects the performance of the SC-FDE system. In this paper, on the basis of Schmidl timing synchronization algorithm a timing synchronization algorithm suitable for FPGA (field programmable gate array) implementation is proposed. In the FPGA implementation of the timing synchronization algorithm, the sliding window accumulation, quantization processing and amplitude reduction techniques are adopted to reduce the complexity in the implementation of FPGA. The simulation results show that the algorithm can effectively realize the timing synchronization function under the condition of reducing computational complexity and hardware overhead.