• 대한전자공학회논문지SD
• /
• 제40권9호
• /
• pp.714-723
• /
• 2003

아날로그 IC의 signal swing을 증가시키고 노이즈를 감소시키는 효율적이고 기본적인 방법은 fully-differential 회로를 이용하는 것이다. 하지만 differential-mode 신호처리에 영향을 미치는 common-mode 출력 레벨을 안정되도록 하기 위해서는 common-mode feedback (CMFB)회로가 사용되어야 한다. 본 논문에서는 CMFB 구성과 출력 레벨을 안정되도록 하기 위해 사용되는 에러증폭기 회로들의 설계 방법을 기술하고, 트랜지스터들로만 구성된 효율적인 저 증폭도 에러증폭기론 제안한다. 제안된 에러증폭기는 phase margin 증가 및 differential-mode 입력 신호의 swing 폭을 증가시킨다.

• 한국통신학회논문지
• /
• 제17권8호
• /
• pp.867-880
• /
• 1992

본 논문에서는 갈륨비소 연산 증폭기의 입력단 설계에 있어서 기초가 되는 차동 증폭기에 사용될 이득 증가 기법을 적용한 단일 증폭기와 새로운 구성의 전류 미러를 설계하였다.차동 전압 이득을 높이기 위하여 단일 증폭기의 bootstrap 이득 증가 기법을 이용하여 차증 증폭기를 구성하였다. 차동 증폭기에 사용되는 정전류원으로서 주파수 특성이 우수한 선형 역상 전류 미러를 사용하여 회로의 안정화를 꾀하였다. 또한, 동상 전압 이득을 감소시키기 위하여 common mode feedback을 사용함으로써 차동 증폭기의 성능 평가에 있어서중요한 CMRR을 높였다.PSPICE를 통한 시뮬레이션 결과, 기본 단일 증폭기의 이득은 29.dB인데 비하여 새로 설계된 new bootstrapped 이득 증가 기법을 사용한 경우에는 57.67db로써 이득이 28.26dB 개선되었음을 알 수 있었다. 또한, 본 논문에서 설계한 차동 증폭기는 차동 이득이 57.66dB, CMRR이 83.98dB로써 기존의 논문보다 향상되었고 주파수 특성면에서도 차단 주파수가 23.26GHz로써 우수함을 입증하였다.

• 전력전자학회논문지
• /
• 제26권3호
• /
• pp.176-182
• /
• 2021

This research proposes a high-frequency circuit that can accurately predict the differential mode noise of single-phase inverters at the circuit design stage. Proposed single-phase inverter high frequency circuit in the work is a form in which harmonic impedance components are added to the basic single-phase inverter circuit configuration. For accurate noise prediction, parasitic components present in each part of the differential noise path were extracted. Impedance was extracted using a network analyzer and Q3D in the measurement range of 150 kHz to 30 MHz. A high-frequency circuit model was completed by applying the measured values. Simulations and experiments were conducted to confirm the validity of the high-frequency circuit. As a result, we were able to predict the resonance point of the differential mode voltage extracted as an experimental value with a high-frequency circuit model within an approximately 10% error. Through this outcome, we could verify that differential mode noise can be accurately predicted using the proposed model of the high-frequency circuit without a separate test bench for noise measurement.

• 한국항행학회논문지
• /
• 제17권2호
• /
• pp.196-201
• /
• 2013

본 논문은 대칭 구조의 CRLH 전송선로를 바탕으로 이중모드에서 동작하는 평형 필터 설계를 제안한 것이다. 기존의 대칭 구조와는 다르게 이 구조에서는 공통 모드와 차동 모드의 이중모드에서 동작한다. 이러한 성질은 이 구조의 대칭면에 단락회로를 그라운드 비아에 의해서 동작되도록 구현하였다. 이렇게 하면 공통 모드와 차동 모드에서 모두 동작하는 특성을 얻을 수 있으며, 이러한 성질을 이용하여 평형 필터를 구현하였다. 이러한 특징들을 확인하기 위하여 5개의 대칭 CRLH 단위 셀로 시뮬레이션, 제작 및 측정을 하여 공통 모드와 차동 모드에서 동일하게 동작하는 평형 필터의 특성을 얻었다.

• 한국항행학회논문지
• /
• 제15권4호
• /
• pp.571-577
• /
• 2011

본 논문은 차동 모드로 동작하는 메타 재질 구조를 바탕으로 평형 필터 설계를 제안한 것이다. 이 메타 재질 구조는 차동 모드 동작에서는 Composite Right/Left-Handed(CRLH) 메타 재질로 동작하여 필터 특성을 갖지만, 공통 모드에서는 통과대역이 차단되는 성질을 갖는 평형 CRLH 단위 셀로 구성되었다. 이러한 차동모드 특성을 갖는 단위 셀을 직렬로 4단을 연결하여 필터를 구성하였으며, 제안된 메타 재질의 특성은 차동 모드 평형 필터로 동작하고, 공통 모드에서는 차단되는 특성을 실험 결과를 통하여 확인하였다. 메타 재질을 이용한 평형 필터는 대역폭이 960 MHz~1000 MHz, 4.1dB의 삽입손실을 갖는 특성을 얻었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.683-686
• /
• 1998

This paper introduces a sigma-delta DAC with a fully-differential current-mode semidigital IFIR postfilter. A proposed fully-differential postfilter exhibits not only an improved SNR(signal-to-noise ratio) but also a reduced opwer dissipation.

• 한국전자파학회논문지
• /
• 제29권12호
• /
• pp.963-968
• /
• 2018

본 논문에서는 수동소자를 이용한 소형 공통 모드 필터를 설계 및 제작하였다. 주어진 주파수 응답을 갖는 공통 모드 필터를 설계하기 위해 차동 모드와 공통 모드에서 등가회로를 분석하였다. 제안된 구조는 기존의 ${\lambda}/4$ 공진기로 구현된 필터에 비해 60 %의 크기가 감소하였다. 또한, 제작된 공통 모드 필터는 ${\mid}S_{dd11}{\mid}$, ${\mid}S_{cc21}{\mid}$, ${\mid}S_{cc11}{\mid}$ < -10 dB를 만족하는 27.5 %의 공통 모드 흡수 대역폭에서 최대 1.2 dB의 차동 모드 삽입손실과 최소 78.2 %의 공통 모드 흡수 효율을 갖는다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1998년도 하계학술대회 논문집 F
• /
• pp.1879-1881
• /
• 1998

The conducted differential mode (DM) EMI in a flyback converter are analyzed. Circuit modeling of passive components and PCB pattern for the EMI simulation are presented. Using the model, high frequency noise path is analyzed. The analyses are verified with simulations by identifying the peakings of the EMI pattern.

• Journal of Mechanical Science and Technology
• /
• 제20권6호
• /
• pp.770-781
• /
• 2006

This paper defined design constraints for the compound CVTs (continuously variable trans-missions) by combining power-circulation-mode CVTs and power-split-mode CVTs, which were proposed for connecting 2K-H I-type differential gear to V-belt-type CVU (Continuously Variable Unit). The design constraints are the necessary and sufficient conditions to avoid geometrical interferences among elements in the compound CVTs, and to guarantee smooth assembly between the power-circulation-mode CVT and power-split-mode CVT Two com-pound CVTs were designed and manufactured in accordance with the design constraints. With these compound CVTs, theoretical analysis and performance experiments were conducted. The results showed that the design constraints were valid and effective design method, and that the designed compound CVTs had the improved performance.

• 전자공학회논문지
• /
• 제50권2호
• /
• pp.47-53
• /
• 2013

본 논문에서는 SATA(Serial Advanced Technology Attachment) 커넥터의 차동 임피던스 계산 방법을 적용하여 설계 변경 방법을 제안하고 신호 전달 특성을 개선하였다. 3차원 FEM(Finite Elements Method) 전자기장(Electromagnetic Field) 시뮬레이터를 이용하여 SATA 커넥터의 차동 모드 S-파라미터를 계산하고, 신호 전달 특성을 분석한다. 차동 임피던스는 Odd mode 임피던스를 이용하여 계산되므로 인덕턴스, 커패시턴스, 상호 인덕턴스, 상호 커패시턴스 값이 필요하다. 따라서 시뮬레이터를 이용하여 SATA 커넥터의 각각의 값을 추출하여 차동 임피던스를 계산하였고, 이 값은 $107.3{\Omega}$으로 설계 사양을 만족하지 못하였다. 신호 전달 특성 개선을 위해서 SATA 커넥터의 핀을 $d_x$, $d_y$ 방향으로 설계 변경하고, 각 경우의 신호 전달특성과 차동 임피던스를 분석하였다. $d_y=0.1mm$의 경우에서 신호 전달 특성이 가장 우수하게 나타났고, 차동 임피던스가 $98.7{\Omega}$으로 정합되었다. 이때, 반사손실은 1.5 GHz에서 15 dB 개선되었다.