• Title/Summary/Keyword: device-to-device (D2D) communication

검색결과 293건 처리시간 0.02초

Flying Cake: 모바일 단말기를 이용한 실감형 게임 (Flying Cake: An Augmented Game on Mobile Device)

  • 박안진;정기철
    • 한국정보과학회논문지:소프트웨어및응용
    • /
    • 제34권1호
    • /
    • pp.79-94
    • /
    • 2007
  • 언제, 어디서, 누구나 대용량 네트워크를 사용할 수 있는 유비쿼터스(ubiquitous) 시대가 다가오면서, 카메라가 장착되어 있고 무선 통신이 가능한 PDA, 웨어러블(wearable) 컴퓨터와 같은 휴대용 장치가 가까운 미래에는 일상의 한 부분이 될 것이다. 이런 상황을 반영하듯, 휴대용 장치를 이용한 실감형 게임(augmented game)에 관한 다양한 연구가 진행되어 왔다. 기존의 실감형 게임들은 전통적으로 'backpack' 시스템이나 패턴마커(pattern marker)를 이용하였다. 'backpack' 시스템은 비싸고, 거추장스러우며, 사용하기 불편한 단점이 있으며, 패턴마커를 사용하면 미리 정한 장소에서만 게임을 해야 하는 단점을 가지고 있다. 본 논문에서 소개하는 게임 Flying Cake는 거추장스러운 장비 대신, 가볍고 휴대 가능한 PDA를 이용하며, 실제 세계에서 가상의 물체를 접목(overlay)하기 위해, 수동적인 패턴마커 대신 얼굴 영역을 이용한다. Flying Cake는 PDA만을 이용하여 실제 세계를 돌아다니며 카메라에 의해 입력된 영상에 접목된 가상의 캐릭터를 공격하는 일인용과 무선 랜을 통해 전송되는 상대방의 영상에 접목된 가상의 캐릭터를 공격하는 이인용을 제공하는 실감형 슈팅 게임이다. 얼굴 추출 기술을 이용하여 입력 영상의 얼굴영역에 가상의 캐릭터를 접목하며, 사용자는 가상의 캐릭터를 공격하며 게임을 즐긴다. Flying Cake는 얼굴 추출 기술을 이용하여 PDA카메라를 통해 입력된 실제 세계와 가상의 물체 사이의 상호작용을 제공하는 새로운 패러다임(paradigm)을 제공함으로써 사용자에게 새로운 즐거움을 제공할 것이다.

소형 DISPLAY 장치를 위한 비 메모리 피부 검출 알고리즘 및 HARDWARE 구현 (Memory-Free Skin-Detection Algorithm and Implementation of Hardware Design for Small-Sized Display Device)

  • 임정욱;송진근;하주영;강봉순
    • 한국정보통신학회논문지
    • /
    • 제11권8호
    • /
    • pp.1456-1464
    • /
    • 2007
  • 정보의 보안 및 감시, 관리에 대한 중요성의 증대와 공항, 항만 및 일반 기업에서의 얼굴 및 피부 인식을 이용한 패스워드 제어 시스템이 활용됨으로써 피부색 검출에 관한 연구가 지속적으로 이루어져 왔다. 뿐만 아니라 광범위 통신망을 이용한 화상 통신 및 전자 결재 등 그 적용 범위가 급속하게 확산됨에 따라 정확한 피부색 검출의 중요성이 그 무엇보다 커지고 있다. 본 논문에서는 인종별로 수집된 수백 개의 인물 이미지로부터 얻어진 정보를 사용해 피부색의 YCbCr을 파악하고 이 중 Cb와 Cr 정보만을 이용하여 피부 영역을 설정하였으며, 적응적인 피부 범위 설정을 통하여 그 피부 영역의 포함 여부에 따라 피부색을 검출하는 효율적이고 간단한 구조를 제안한다. 이것은 메모리를 사용하지 않는 ID 처리를 가능하게 함으로써 모바일 장비와 같은 상대적으로 작은 크기의 하드웨어나 시스템으로의 적용을 가능하게 하였다. 그리고 선택적 모드를 추가함으로써 더욱 향상된 피부 검출을 할 수 있을 뿐 만 아니라 복잡한 알고리즘을 사용하는 기존의 얼굴 인식 기술에 상응하는 결과를 보여준다.

45nm CMOS 공정기술에 최적화된 저전압용 이득-부스팅 증폭기 기반의 1.1V 12b 100MS/s 0.43㎟ ADC (A 1.1V 12b 100MS/s 0.43㎟ ADC based on a low-voltage gain-boosting amplifier in a 45nm CMOS technology)

  • 안태지;박준상;노지현;이문교;나선필;이승훈
    • 전자공학회논문지
    • /
    • 제50권7호
    • /
    • pp.122-130
    • /
    • 2013
  • 본 논문에서는 주로 고속 디지털 통신시스템 응용을 위해 고해상도, 저전력 및 소면적을 동시에 만족하는 45nm CMOS 공정으로 제작된 4단 파이프라인 구조의 12비트 100MS/s ADC를 제안한다. 입력단 SHA 회로에는 높은 입력 주파수를 가진 신호가 인가되어도 12비트 이상의 정확도로 샘플링할 수 있도록 게이트-부트스트래핑 회로가 사용된다. 입력단 SHA 및 MDAC 증폭기는 요구되는 DC 이득 및 높은 신호스윙을 얻기 위해 이득-부스팅 구조의 2단 증폭기를 사용하며, 넓은 대역폭과 안정적인 신호정착을 위해 캐스코드 및 Miller 주파수 보상기법을 선택적으로 적용하였다. 채널길이 변조현상 및 전원전압 변화에 의한 전류 부정합을 최소화하기 위하여 캐스코드 전류 반복기를 사용하며, 소자의 부정합을 최소화하기 위하여 전류 반복기와 증폭기의 단위 넓이를 통일하여 소자를 레이아웃 하였다. 또한, 제안하는 ADC에는 전원전압 및 온도 변화에 덜 민감한 저전력 기준 전류 및 전압 발생기를 온-칩으로 집적하는 동시에 외부에서도 인가할 수 있도록 하여 다양한 시스템에 응용이 가능하도록 하였다. 제안하는 시제품 ADC는 45nm CMOS 공정으로 제작되었으며 측정된 DNL 및 INL은 각각 최대 0.88LSB, 1.46LSB의 값을 가지며, 동적성능은 100MS/s의 동작속도에서 각각 최대 61.0dB의 SNDR과 74.9dB의 SFDR을 보여준다. 시제품 ADC의 면적은 $0.43mm^2$ 이며 전력소모는 1.1V 전원전압 및 100MS/s 동작속도에서 29.8mW이다.