• Proceedings of the KIEE Conference
• /
• 1987.11a
• /
• pp.489-491
• /
• 1987

It has been shown that the thermally stimulated current technique can be one of the most powerful methods for evaluating the electrical properties. An unstretched $\alpha$-form specimen of corona-charged, 50[${\mu}m$],t Polyvinylidene Fluoride shows four TSC peaks designated $\delta}$, $\gamma$, $\beta$ and $\alpha$ in assending order of temperature in temperature range $-100{\sim}200^{\circ}C$. The $\delta$, $\gamma$ peaks may be attributed to the dipolar depolarization in the amorphous regions and $\beta$, $\alpha$ peaks are associated with the detrap from trapped carriers in the crystalline regions.

• Journal of the Korean Institute of Electrical and Electronic Material Engineers
• /
• v.14 no.11
• /
• pp.869-873
• /
• 2001

The effects of alternate bias stress on p-channel poly-Si TFT\`s has been systematically investigated. We alternately applied positive and negative bias stress on p-channel poly-Si TFT\`s, device Performance(V$\_$th/, g$\_$m/, leakage current, S-slope) are alternately appeared to be increasing and decreasing. It has been shown that device performance degrade under the negative bias stress while improve under the positive bias stress. This effects have been related to the hot carrier injection into the gate oxide rather than the generation of defect states within the poly-Si/SiO$_2$ interface under alternate bias stress.

• Electrical & Electronic Materials
• /
• v.9 no.4
• /
• pp.396-403
• /
• 1996

In this paper, the (S $r_{0.85}$.C $a_{0.15}$)Ti $O_{3}$ of paraelectric grain boundary layer (GBL) ceramics were fabricated, and the analysis of microstructuye and the thermally stimulated current(TSC) were investigated for understanding effects of GBL's interfacial phenomenon on variations of electrical properties. As a result, the three peaks of .alpha., .alpha. and .betha. were obtained at the temperature of -20 [.deg. C], 20[.deg. C] and 80[.deg. C], respectively. The origins of these peaks are that the .alpha. peak observed at -20[.deg. C] looks like to be ascribed to the ionization excitation from donor level in the grain, and the .alpha.' peak observed at 20[.deg. C] appears to show up by detrap of the trapped carrier of border between the oxidation layer and the grain, and the .betha. peak observed at 80[.deg. C] seems to be resulted from hopping conduction of existing carrier in the trap site of the border between the oxidation and second phase. and second phase.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1995.11a
• /
• pp.209-212
• /
• 1995

In this paper, the $(Sr_{0.85}{\cdot}Ca_{0.15})TiO_3$ of paraelectric grain boundary layer (GBL) ceramics were fabricated. The characteristics of electrical conduction and the thermally stimulated current(TSC) were measured respectively. The region I below 200[V/cm] shows the ohmic conduction, the region II between 200[V/cm] and 1000[V/cm] can be explained by the Pool-Frenkel emission theory, and the region III above 2000[V/cm] is dominated by the tunneling effect. As a result, The origins of these peaks are that the ${\alpha}$ peak observed at $-20[^{\circ}C]$ looks like to be ascribed to the ionization excitation from donor level in the grain, and the ${\alpha}^{\prime}$ peak observed at $-20[^{\circ}C]$ appears to show up by detrap of the trapped carrier of border between the oxidation layer and the grain, and the ${\beta}$ peak observed at $80[^{\circ}C]$ seems to be resulted from hopping conduction of existing carrier in the trap site of the border between the oxidation and second phase.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.12-12
• /
• 2011

최근 휴대용 전자기기의 사용이 증가함에 따라 비휘발성 메모리 소자에 대한 수요가 급증하고 있다. 다양한 메모리 소자 중에서 현재는 플래시 메모리를 기반으로 하는 비휘발성 메모리 소자의 연구 및 개발이 활발히 이루어지고 있으며, 플래시 메모리 소자의 경우 모든 반도체 메모리 소자 중에서 가장 빠른 발전 속도로 개발되고 있다. 이러한 플래시 메모리 소자의 발전을 기반으로 스마트폰, 디지털 카메라, 태블릿 PC 등의 개발 및 대중화를 가져왔다. 이러한 플래시 메모리를 기반으로 하는 비휘발성 메모리 소자의 경우 반도체 소자의 발전을 주도하며 발전하고 있으나, 새로운 전자기기 및 소자(flexible electronics, printed electronics, organic electronics 등) 응용을 위해서는 저비용으로 쉽게 제작할 수 있는 메모리 소자의 개발이 필요하다. 이에 적합한 메모리 소자 구조는 기존 플래시 메모리 소자와 유사한 트랜지스터 기반의 메모리 소자라고 할 수 있다. 본 발표에서는 플래시 메모리 소자와 유사한 구조 및 동작 특성을 갖는 자기조립된 금속나노입자를 정보저장층으로 이용하는 비휘발성 메모리 소자 개발에 대한 내용을 소개하고자 한다. MOS 캐패시터나 박막트랜지스터 내의 게이트 절연층에 자기조립된 금속 나노입자를 삽입하여 비휘발성 메모리 소자를 구현하였다. 게이트에 인가되는 전압에 따라 금속 나노입자 층에 전하를 trap/detrap 시킬 수 있으며, 이러한 거동에 따라 MOS 캐패시터 또는 트랜지스터 구조의 메모리 소자의 문턱전압 값이 변화하게 되어 program/erase 상태를 확인할 수 있다. 실리콘 게이트를 이용하는 메모리 소자, 다층의 정보저장층을 이용하는 메모리 소자, 프린팅 공정에 의해 형성된 메모리 소자 등 다양한 형태의 나노입자 기반 메모리 소자를 구현하였으며, 이러한 나노입자 기반 비휘발성 메모리 소자의 경우, 우수한 동작 특성 및 향상된 신뢰성을 보여주어, 차세대 메모리 소자로 이용하기에 적합한 특성을 나타내었다. 또한 대부분의 공정이 저온에서 가능하기 때문에 최종적인 메모리 소자의 플랫폼으로 플렉서블 플라스틱 기판을 이용하여, 유기트랜지스터 기반의 플렉서블 메모리 소자를 구현하였다. 본 발표에서는 다양한 형태의 나노입자 기반 비휘발성 메모리 소자의 제작 방법, 동작 특성, 신뢰성 평가 등에 대해 자세히 논의될 것이다.