• 방송공학회논문지
• /
• 제14권2호
• /
• pp.134-143
• /
• 2009

본 논문에서는 양방향 다중 중계기 채널(two-way multiple relay channel)에서의 중계기 선택 기법을 제안한다. 양방향 다중 중계기 채널에서는 2명의 사용자가 다수의 중계기의 도움을 받아 서로 정보를 주고받는다. 단방향 중계 채널에서와 같이 중계기는 복호화 재전송 프로토콜 또는 증폭 재전송 프로토콜을 기반으로 정보를 중계하며, 정보 전송에 필요한 채널 자원을 줄이기 위해 정보의 결합 과정을 추가로 적용한다. 특히, 중계기가 다수인 환경에서는 정보 전송 경로의 수가 증가함으로 인해 다이버시티 이득이 증가한다는 것이 알려져 있다. 따라서 본 논문에서는 다수의 중계기 중 채널 조건을 바탕으로 가장 좋은 중계기를 선택하는 기법을 제안하고 이를 통해 다이버시티 이득의 향상을 확인한다. 우선, 중계기들은 핸드셰이킹(handshaking) 과정을 이용하여 채널 정보의 크기를 얻고, 이를 바탕으로 데이터의 전송이 이루어지기 전에 분산된 방식으로 최적의 중계기 선택이 이루어진다. 중계기 선택 기준은 각각의 사용자와 중계기 간 일시적 채널 이득을 바탕으로 사용자-사용자 간(end-to-end) 경로 조건의 최대값을 계산하는 메트릭(metric)을 사용한다. 또한, 전송량을 계산하기 위해 자동반복요구(automatic repeat request, ARQ)를 사용한 알고리즘을 제안하고, 이를 통해 전송량을 분석한다. 모의실험을 통해, 제안된 중계기 선택 기법은 사용 가능한 중계기의 수가 증가함에 따라 전송량이 증가함을 보이고, 사용 가능한 중계기의 개수에 해당하는 다이버시티 이득을 얻을 수 있음을 보여준다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.187-187
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF($2^8$) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.

• 대한전자공학회논문지TC
• /
• 제41권3호
• /
• pp.29-38
• /
• 2004

이 논문에서는 임의의 블록 길이 n과 메시지 길이 k를 갖는 Reed-Solomon (RS) 부호를 연속적으로 복호하도록 프로그램 될 수 있는 가변형 RS 복호기의 효율적인 구조를 제안한다. 이 복호기는 단축형 RS 부호의 복호를 위해 영을 삽입할 필요가 없도록 하며, 변수 n과 k, 결과적으로 에러정정 능력 t의 값들을 매 부호어 블록마다 변화시킬 수 있다. 복호기는 수정 유클리드 알고리즘(modified Euclid's algorithm; MEA)을 기반으로 한 3단계 파이프라인 처리를 수행한다. 각 단계는 분리된 클럭에 의해 구동될 수 있으므로 단계 2 그리고/또는 단계 3에 고속 클럭을 사용함으로써 단지 2단계의 파이프라인 처리로 동작시킬 수 있다. 또한 입출력에서 서로다른 클럭을 사용하는 경우에도 사용할 수 있다. 각 단계는 가변 블록 길이를 갖는 RS 부호를 복호하기에 적합한 구조를 갖도록 설계되었다. 변화하는 t 값을 위해 MEA의 새로운 구조가 설계된다. MEA 블록에서 천이 레지스터들의 동작 길이는 하나 감소되었으며, t의 서로 다른 값에 따라서 변화될 수 있다. 간단한 회로로써 동작 속도를 유지하기 위해 MEA 블록은 재귀적 기법과 고속 클럭킹 기법을 사용한다. 이 복호기는 버스트 모드 뿐 아니라 연속 모드로 수신된 부호어를 복호할 수 있으며, 과 가변성으로 인해 다양한 분야에서 사용될 수 있다. GF(2$^{8}$ ) 상에서 최대 10의 에러정정 능력을 갖는 가변형 RS 복호기를 VHDL로 설계하였으며, FPGA 칩에 성공적으로 합성하였다.