• 대한전기학회논문지
• /
• 제40권4호
• /
• pp.331-341
• /
• 1991

The discrete cosine transform (DCT) is widely used in many signal processing areas, including image and speech data compression. In this paper, we investigate a fixed-point error analysis for fast DCT algorithms, namely, Lee [6], Hou [7] and Vetterli [8]. A statistical model for fixed-point error is analyzed to predict the output noise due to the fixed-point implementation. This paper deals with two's complement fixed-point data representation with truncation and rounding. For a comparison purpose, we also investigate the direct form DCT algorithm. We also propose a suitable scaling model for the fixed-point implementation to avoid an overflow occurring in the addition operation. Computer simulation results reveal that there is a close agreement between the theoretical and the experimental results. The result shows that Vetterli's algorithm is better than the other algorithms in terms of SNR.

• 전자공학회논문지A
• /
• 제32A권1호
• /
• pp.234-243
• /
• 1995

An arry circuit is designed for parallel computation of vector-radix 2-D discrete cosine transform (VR-FCT) which is a fast algorithm of DCT. By using a 2-D array of processing elements (PEs), the butterfly structure of the VR-FCT can be efficiently implemented with high condurrency and local communication geometry. The proposed implementation features architectural medularity, regularity and locality, so that it is very suitable for VLSI realization. Also, no transposition memory is required. The array core for (8$\times$8) 2-D DCT, which is designed usign ISRC 1.5.mu.m N-Well CMOS technology, consists of 64 PEs arranged in (8$\times$8) 2-D array and contains about 98,000 transistors on an area of 138mm$^{2}$. From simulation results, it is estimated that (8$\times$8) 2-D DCT can be computed in about 0.88 .mu.sec at 50 MHz clock frequency, resulting in the throughput rate of about 72${\times}10^[6}$ pixels per second.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 ITC-CSCC -2
• /
• pp.811-814
• /
• 2000

It this paper a VLSI architecture of the Shape-Adaptive Discrete Cosine Transform (SA-DCT) is described, which can be employed dedicatedly for MPEG-4 video codec. Adopting a fast DCT algorithm, the number of multipliers can be reduced by half in comparison with a conventional algorithm. This SA-DCT core with a small additional amount of hardware can perform the SA-Inverse DCT (SA-IDCT) by sharing multipliers and a transportation memory. The proposed SA-DCT core is integrated with 40,000 gates by using 0.35$mu$m triple-metal CMOS technology, which operates at 20 Mhz, and hence enables the realtime codec of CIF ($352{\times}288$ pixels) pictures.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제31권7호
• /
• pp.901-910
• /
• 2004

본 연구에서는 DCT(Discrete Cosine Transform) 영역에서 불연속 특징을 검출하여 내용기반의 동적 비디오 전송을 위한 트랜스코딩 방법을 제안한다. 이 방법에 의하여 동영상 스트림 각각의 DCT블록은 내부의 대표적인 불연속의 크기에 따라 다르게 트랜스코딩되어 전송되며, 실험에서 같은 대역폭을 유지하면서 기존의 저주파 통과 필터에 의한 방법보다 내용기반 방법이 더 좋은 비디오 화질을 나타내며 픽셀 영역에서의 방법보다 처리 시간이 빠름을 나타낸다.

• 한국통신학회논문지
• /
• 제28권7A호
• /
• pp.529-536
• /
• 2003

본 논문은 ATSC(Advanced Television System Committee) 8VSB(Vestigial Side Band) 방식의 디지털 지상파 TV 시스템에서 수신 채널 등화기의 수렴속도와 MSE(Mean Square Error) 성능을 개선하기 위한 DCT HLMS DFE(Discrete Cosine Transform Hierarchical Least Mean Square Decision Feedback Equalizer) 알고리즘을 제안한다. 제안한 알고리즘은 기존의 LMS(Least Mean Square) DFE 를 계층적 구조의 서브필터로 변형함으로써 수신 데이터 상관 행렬의 고유값 범위를 줄인다. 또한, DCT와 전력추정 알고리즘을 사용하여 다중경로 수신환경에서 수신 신호의 왜곡 및 지연에 따른 입력데이터에 대한 고유값 확산을 작게 한다. 전산 모의실험 결과, 제안한 DCT HLMS DFE는 ATTC(Advanced Television Technology Center)가 제시한 디지털 지상파 TV 방송 채널 중 A, B 그리고 F 채널에서 채널 등화 이후의 심볼 에러율이 0.2일 때 기존의 LMS BFE 보다 SNR이 각각 약 3.8dB, 5dB 그리고 2dB 개선되었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2008년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.91-92
• /
• 2008

본 논문에서는 기존의 H.264/AVC의 spatial 영역에서 Intra prediction 기법과 달리 H.264/AVC에서 사용하는 Integer DCT 영역에서 Intra prediction 기법을 제안한다. 이를 위하여 Integer DCT 영역에서 Intra prediction을 수행하는 모든 과정을 matrix multiplication으로 표현하여 Intra prediction을 수행하는 matrix를 유도한다. Intra prediction을 수행하는 matrix를 각 모드에 알맞게 설계하고, 이 matrix를 Integer DCT 영역에서 사용할 수 있도록 orthogonal한 Integer matrix를 설계한다. 실험을 통하여 제안한 Integer DCT 영역에서 Intra prediction 기법이 기존의 H.264/AVC의 spatial 영역에서 intra prediction 기법과 성능이 동일하면서 어떻게 matrix multiplication에 연산들을 포함시켜서 단순화 할 수 있는지를 보여주겠다. 또한 H.264/AVC에서 제공하는 intra prediction 각 모드에 대해 계산상 복잡도를 분석하였다.

• 한국통신학회논문지
• /
• 제27권9C호
• /
• pp.879-885
• /
• 2002

통신 시스템의 성능은 여러 가지 요구 조건을 고려하여 측정되어져야 한다. 이러한 목적으로 잡음 발생기는 주어진 특성을 갖는 잡음 신호를 생성하는데 사용되는 시스템이다. 본 논문에서는 최근에 제안된 DCT를 이용한 잡음 발생기에서 DCT를 제외한 회로의 면적을 약 44∼47% 정도 줄이는 구조를 제안한다. 또한, 제안된 구조는 내부의 빠른 클럭을 사용하지 않게 되어 74∼77% 정도의 전력소모를 감소시켰다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 1998년도 학술대회
• /
• pp.189-192
• /
• 1998

본 논문은 DCT (Discrete Cosine Transform) 영역에서의 압축 동영상 하향 전환기법 (down conversion)을 제안한다. DCT 영역에서의 하향 전환이 완전 복호화한 후 공간 영역에서 하향 전환하는 것보다 계산량 측면에서 상당한 이점이 있다. 또한 복호기 루프 내에서 영상 크기가 줄기 때문에 메모리의 부담을 덜 수 있다. 가장 간다한 방법으로서 복원된 영상의 화질이 약잔 떨어지더라도 계산량과 메모리를 줄이기 위해 8x8 DCT 블록의 저주파 영역의 4x4 DCT 계수만을 추출하여 4x4 IDCT하는 기법이 널리 알려져 있다. 본 논문에서는 변형된 4x4 IDCT 기저 함수를 이용한 새로운 DCT 영역에서의 하향 전환 기법을 제안한다. 모의실험을 통해 제안한 기법이 기존의 DCT 영역에서의 하향 전환기법과 같은 계산량 및 메모리로 향상된 PSNR을 갖는다는 것을 보인다.

• 한국전자파학회논문지
• /
• 제17권10호
• /
• pp.976-984
• /
• 2006

OFDM(Orthogonal Frequency Division Multiplexing) 시스템은 높은 데이터 속도로 인해 고속 통신에 매우 좋은 방식이다. 그러나 OFDM은 멀티캐리어를 이용하기 때문에 동위상의 신호가 합쳐져 높은 PAPR(Peak to Average Power)이 발생하고, 그로 인해 비선형 증폭기를 거치면서 신호가 왜곡되는 문제점이 발생한다. Tone reservation (TR) 기법은 몇 개의 서브 채널에 임의의 tone 신호를 삽입한 후 원 신호와 결합하여 PAPR을 측정하고, 이 신호를 변경 후 다시 같은 과정을 거치면서 최종적으로 최적의 PAPR값을 갖는 tone 신호를 송신 데이터와 함께 보내는 기법이다. 또한, discrete cosine transform(DCT)은 cosine 값을 데이터에 곱해 줌으로써 위상 회전을 통해 PAPR을 저감하는 기법이다. 본 논문에서는 OFDM 시스템의 보다 효과적인 PAPR 저감을 위해 TR(Tone Reservation)과 DCT 변환 기법을 사용하였다. 그 두 가지 기법을 이용하여 시뮬레이션 비교, 분석 결과 TR 기법에 DCT를 첨가하였을 경우, PAPR 저감 성능이 각각의 성능에 비해 개선되고 또한 $10^{-5}$에서 BER 성능이 TR 기법보다 1 dB, DCT 변환보다 2 dB 정도 향상되는 것을 확인하였다.

• 방송공학회논문지
• /
• 제6권2호
• /
• pp.121-130
• /
• 2001

본 논문에서는 적응적 영상 전송을 위한 효율적인 DCT 영역 비디오 트랜스코딩 알고리듬을 제안한다. 비디오 트랜스코딩은 압 축된 비트 스트림을 새로운 전송 대역폭의 제한 조건에 맞춰서 전송의 유연성을 획득하기 위한 기술이다. 이 과정에서 부호화(encoder)와 복호화(decoder)를 거치면서 참조 영상의 타이로 인한 드리프트(drift) 오류가 발생하게 된다. 이러한 은제점을 피하 기 위해 비디오 트랜스코딩 방식으로 CPDT(Cascade Pixel-Domain Transcoder)구조를 사용하지만, 이 구조는 많은 계산량을 필요로 하고 구조가 복잡하다는 단점을 가진다. 따라서 본 논문에서는 효율적 비디오 트랜스코딩을 위해 DCT 영역에서 트랜스코딩을 행하는 CBDT(Cascade DCT-Domain Transcoder) 구조를 제안한다. CBDT 구조는 DCT 영역에서 움직임 보상과 부 표본화를 행한다.