• 벤처창업연구
• /
• 제4권4호
• /
• pp.1-25
• /
• 2009

정부는 '국가 연구개발 사업 등의 성과평가 및 성과관리에 관한 법률'을 제정하여 국가연구개발 사업성과의 효율성과 생산성을 제고하기 위하여 노력하고 있다. 본 연구는 범정부적인 차원에서 수행하고 있는 국가 연구개발 사업 평가시스템 중 특정평가에 대하여 메타평가방법을 통한 효율성을 분석하기 위한 평가모형 및 지표를 개발한 결과이다. 국가 연구개발 사업 평가시스템의 효율성 분석을 위한 베타평가 모형은 평가 상황 요소, 평가자원요소, 평가수행요소, 평가결과요소, 평가활용요소 등 5개 구성요소로 구분하여 평가지표를 개발하였다. 아울러 평가항목을 선정하기 위하여 분석한 평가구성요소 및 평가지표에 대한 신뢰성 검증결과 Cronbach' $\alpha$ 계수가 0.933으로서 평가지표체계는 큰 무리가 없는 것으로 나타났다. 그리고 평가구성요소 및 평가지표별 가중치 산정은 계층분석기법을 사용하여 분석하였다. 분석결과 조사자의 전체 일관성 지수는 0.1 미만으로 나타나 조사자의 일관성이 있는 것으로 분석되었다.

• 전자공학회논문지C
• /
• 제35C권4호
• /
• pp.38-49
• /
• 1998

A fossil power plant can be modeled by a lot of algebraic equations and differential equations. When we simulate a large, complicated fossil power plant by a computer such as workstation or PC, it takes much time until overall equations are completely calculated. Therefore, new processing systems which have high computing speed is ultimately needed for real-time or high-speed(faster than real-time) simulators. This paper presents an enhanced strategy in which high computing power can be provided by parallel processing of DSP processors with communication links. DSP system is designed for general purpose. Parallel DSP system can be easily expanded by just connecting new DSP modules to the system. General urpose DSP modules and a VME interface module was developed. New model and techniques for the task allocation are also presented which take into account the special characteristics of parallel I/O and computation. As a realistic cost function of task allocation, we suggested 'simulation period' which represents the period of simulation output intervals. Based on the development of parallel DSP system and realistic task allocation techniques, we cound achieve good efficiency of parallel processing and faster simulation speed than real-time.

• Journal of information and communication convergence engineering
• /
• 제12권4호
• /
• pp.263-270
• /
• 2014

Corner detection and feature extraction are essential aspects of computer vision problems such as object recognition and tracking. Feature detectors such as Scale Invariant Feature Transform (SIFT) yields high quality features but computationally intensive for use in real-time applications. The Features from Accelerated Segment Test (FAST) detector provides faster feature computation by extracting only corner information in recognising an object. In this paper we have analyzed the efficient object detection algorithms with respect to efficiency, quality and robustness by comparing characteristics of image detectors for corner detector and feature extractors. The simulated result shows that compared to conventional SIFT algorithm, the object recognition system based on the FAST corner detector yields increased speed and low performance degradation. The average time to find keypoints in SIFT method is about 0.116 seconds for extracting 2169 keypoints. Similarly the average time to find corner points was 0.651 seconds for detecting 1714 keypoints in FAST methods at threshold 30. Thus the FAST method detects corner points faster with better quality images for object recognition.

• 전자공학회논문지B
• /
• 제33B권2호
• /
• pp.149-158
• /
• 1996

In this paper we describe designing and implementing a digital neural chip and a parallel neural machine for simulating large scale neural netsorks. The chip is a single-chip multiprocessor which has four digiral neural processors (DNP-II) of the same architecture. Each DNP-II has program memory and data memory, and the chip operates in MIMD (multi-instruction, multi-data) parallel processor. The DNP-II has the instruction set tailored to neural computation. Which can be sed to effectively simulate various neural network models including on-chip learning. The DNP-II facilitates four-way data-driven communication supporting the extensibility of parallel systems. The parallel neural machine consists of a host computer, processor boards, a buffer board and an interface board. Each processor board consists of 8*8 array of DNP-II(equivalently 2*2 neural chips). Each processor board acn be built including linear array, 2-D mesh and 2-D torus. This flexibility supports efficiency of mapping from neural network models into parallel strucgure. The neural system accomplishes the performance of maximum 40 GCPS(giga connection per second) with 16 processor boards.

• 한국군사과학기술학회지
• /
• 제23권4호
• /
• pp.328-336
• /
• 2020

This paper presents an asymptotic analysis method using the PO(physical optics) approximation technique to analyze the scattering contribution of an electrically large object partially coated with a radar absorbing material(RAM). By using the feature of the PO technique that can calculate the equivalent current value for each mesh independently, instead of analyzing the entire structure, scattering analysis was performed only by calculating the current on the area where the RAM coating is applied. By the numerical examples, the accuracy and the computation time of the proposed method were verified, and the computational efficiency of inverse synthetic aperture radar(ISAR) of the electrically large objects that require enormous resources is improved.

• 정보보호학회논문지
• /
• 제7권2호
• /
• pp.27-42
• /
• 1997

본 논문은 패스워드 기반 시스템을 위해서 안전하고 효율적인 인증 및 키 분배 프로토콜을 제안한다. 기존의 프로토콜들이 패스워드 기반 시스템에서 사용될 경우 패스워드 추측 공격(guessing attack)에 노출되었으며, 이를 저지하기 위해서 다시 설계된 프로토콜들은 부가적인 오버헤드를 수반하였다. 제안하는 프로토콜은 일시 패드(one-time pad)와 강한 성질의 일방향 해쉬 함수를 이용하여, 안전성과 효율성을 도모한다. 따라서 다른 프로토콜과 비교할 때 제안하는 프로토콜은 추측 공격을 포함한 다양한 프로토콜 공격에 대해서 안전하며, 또한 통신량 및 계산량을 최소화하는 면에서 효율적이다.

• 한국정보통신학회논문지
• /
• 제15권1호
• /
• pp.227-232
• /
• 2011

현재 무선센서노드 기반의 헬스케어 모니터링 시스템이 활발히 연구되고 있다. 하지만 생체신호의 모니터링을 위한 전체 데이터의 전달은 무선센서네트워크 내의 데이터 트래픽과 에너지 소모가 증가하게 된다. 본 연구에서는 경량의 전처리 과정 및 알고리즘을 통해 ECG신호에서 의미있는 파라미터만을 검출하여 전송하였다. 본 연구에서는 정상적인 ECG에서 무선센서노드에서 R피크, RR간격을 검출할 수 있는 TinyOS 기반 어플리케이션을 구현하였으며 결과로 dECG, R피크, RR간격, HRV를 그래프로 확인 할 수 있었다. 따라서 본 연구를 이용하면 ECG신호 전체 데이터가 아닌 주요 정보만을 보냄으로서 에너지 소모, 데이터량을 줄일 수 있다.

• Journal of information and communication convergence engineering
• /
• 제12권2호
• /
• pp.116-121
• /
• 2014

This paper discusses computer-generated heuristics for motion planning. Planning with many degrees of freedom is a challenging task, because the complexity of most planning algorithms grows exponentially with the number of dimensions of the problem. A well-designed heuristic may greatly improve the performance of a planning algorithm in terms of the computation time. However, in recent years, with increasingly challenging high-dimensional planning problems, the design of good heuristics has itself become a complicated task. In this paper, we present an approach to algorithmically develop a heuristic for motion planning, which increases the efficiency of a planner in similar environments. To implement the idea, we generalize modern motion planning algorithms to an extent, where a heuristic is represented as a set of random variables. Distributions of the variables are then analyzed with computer learning methods. The analysis results are then utilized to generate a heuristic. During the experiments, the proposed approach is applied to several planning tasks with different algorithms and is shown to improve performance.

• 한국정보과학회논문지:정보통신
• /
• 제37권2호
• /
• pp.135-141
• /
• 2010

모바일 결제 시스템은 모바일 장치의 특성과 모바일 결제 과정의 안전성 때문에 실제 모바일 결제 네트워크에 많은 문제점을 가지고 있다. 특히 이전에 제안된 모바일 결제 프로토콜에서는 결제 기관인 발행 은행의 신뢰 검증을 할 수 없다. 따라서 본 논문에서는 발행 은행의 신뢰성을 높이기 위한 발행 은행 검증 위임 기관을 제안하여, 모바일 결제 효율성을 분석하였다. 그 결과 은행의 결제 검증 위임 기관을 둔 모바일 결제 프로토콜은 키 동의 계산 시간과 통신 신뢰성 회복에서 향상을 보였다.

• 대한전자공학회논문지TC
• /
• 제45권4호
• /
• pp.31-37
• /
• 2008

기존의 협력통신은 목적지 노드에서 소스 노드와 릴레이 노드들로부터 독립적인 채널의 동일한 신호를 수신하므로 공간 다이버시티와 경로손실감소 이득을 얻을 수 있다. 하지만, 릴레이 노드의 사용으로 인해 주파수 효율이 저하되고, maximal ratio combining (MRC) 결합 방식을 사용함으로써 수신단의 복잡도가 증가하는 문제를 초래하였다. 본 논문에서는 이러한 단점을 개선하는 동시에 우수한 BER 성능을 얻을 수 있는 협력 ARQ 프로토콜을 제안하였다. 이 방식은 소스 노드로부터 수신한 신호를 우선적으로 목적지 노드에서 평가하여 만족되어질 경우, ACK 메시지를 소스 노드와 릴레이 노드로 전송하고 수신한 신호를 복구하므로 기존의 협력통신에 비해 주파수 효율을 높일 수 있다. 또한, ARQ 메시지가 NACK일 경우 릴레이 노드는 선택적 재전송을 하므로 소스 노드가 재전송하는 일반적인 ARQ 프로토콜에 비해 시스템의 신뢰성을 높일 수 있다. 제안하는 프로토콜에서의 선택적 전송과 ARQ 메시지의 정보는 각각 소스 노드로부터 수신한 신호의 log-likelihood ratio (LLR) 계산 값과 임의의 문턱 값을 비교하여 결정하므로 기존의 CRC 부호를 위한 대역폭 할당을 요구하지 않으며, 목적지 노드에서 부가적인 결합방식을 사용하지 않음으로써 수신단의 복잡도를 줄일 수 있었다. 레일리 페이딩과 AWGN를 고려한 Monte-Carlo 시뮬레이션을 통해 주파수 효율과 BER 성능을 검증하였다.