• 제목/요약/키워드: complex multiplier

검색결과 55건 처리시간 0.02초

복소수의 대수적 정수환 근사화를 이용한 이산 후리에 변환 (The Discrete Fourier Transform Using the Complex Approximations of the Ring of Algebraic Integer)

  • 김덕현;김재공
    • 전자공학회논문지B
    • /
    • 제30B권9호
    • /
    • pp.18-26
    • /
    • 1993
  • This paper presents a multiplier free technique for the complex DFT by rotations and additions based on the complex approximation of the ring of algebraic integers. Speeding-up the computation time and reducing the dynamic range growth has been achieved by the elimination of multiplication. Moreover the DFT of no twiddle factor quantization errors is possible. Numerical examples are given to prove the algorithm and the applicable size of the DFT is 16 has been concluded.

  • PDF

공통인수 후처리 방식에 기반한 고속 유한체 곱셈기 (Fast GF(2m) Multiplier Architecture Based on Common Factor Post-Processing Method)

  • 문상국
    • 한국정보통신학회논문지
    • /
    • 제8권6호
    • /
    • pp.1188-1193
    • /
    • 2004
  • 비도 높은 암호용으로 연구된 유한체 곱셈 연산기는 크게 직렬 유한체 곱셈기, 배열 유한체 곱셈기, 하이브리드 유한체 곱셈기으로 분류되어 왔다. 직렬 유한체 곱셈기는 마스트로비토 (Mastrovito) (1)에 의하여 제안되어 유한체 곱셈기의 가장 기본적인 구조로 자리잡아 왔고, 이를 병렬로 처리하기 위해 m 배의 자원을 투자하여 m 배의 속도를 얻어낸 결과가 2차원 배열 유한체 곱셈기이며 (2), 이들 기존 방식의 장점만을 취하여 제안된 방식이 1999년 Paar에 의해 제안된 하이브리드 (hybrid) 곱셈기이다 (3). 반면 이 하이브리드 곱셈기는 사용 가능한 유한체로서 유한체의 차수를 합성수로 사용해야 한다는 제약이 따른다. 본 논문에서는 마스트로비토의 곱셈기의 구조를 기본으로 하고, 수식적으로 공통인수를 끌어내어 후처리하는 기법을 유도하여 적용한다. 제안한 방식으로 설계한 새로운 유한체 곱셈기는 HDL로 구현하여 소프트웨어 측면 뿐 아니라 하드웨어 측면에서도 그 기능과 성능을 검증하였다. 제안된 방식에서 직렬 다항 기준식 (polynomial)을 t (t는 1보다 큰 양의 정수) 부분으로 나누어 적용하였을 경우 곱셈기는 t 배의 속도 향상을 보일 수 있다.

Radix-4 Booth Recoding과 RB 연산을 이용한 새로운 복소수 승산 알고리듬 및 10-bit CMAC코어 설계 (A New Complex-Number Multiplication Algorithm using Radix-4 Booth Recoding and RB Arithmetic, and a 10-bit CMAC Core Design)

  • 김호하;신경욱
    • 전자공학회논문지C
    • /
    • 제35C권9호
    • /
    • pp.11-20
    • /
    • 1998
  • 고속 복소수 연산장치는 채널등화, 동기신호 복원, 변조 및 복조 등 디지탈 통신 시스템의 기저대역 신호처리에 필수적인 기능블록이다. 본 논문에서는 redundant binary (RB) 연산과 radix-4 Booth recoding을 결합한 새로운 복소수 승산 알고리듬을 제안한다. 제안되는 복소수 승산 방법은 실수 승산기를 사용하는 기존의 방법과 비교하여 부분곱의 수를 반으로 감소시키며, 단순화된 병렬구조로 구현되므로 고속 동작 및 저전력 소모를 가능하게 한다. 제안된 알고리듬을 적용하여 10-bit operand를 갖는 prototype 복소수 승산-누적기(complex-number multiplier-accumulator ; CMAC) 코어를 0.8-㎛ N-Well CMOS 공정으로 설계, 제작하였다. 제작된 CMAC 칩은 18,000여개의 트랜지스터로 구성되며, 코어부분의 면적은 약 1.60 × 1.93 ㎟이다. 제작된 칩을 테스트 보드에 실장하여 특성을 평가한 결과, 전원전압 V/sub DD/=3.3-V에서 120-MHz의 속도로 동작함을 확인하였으며, 이때의 전력소모는 약 63-mW로 측정되었다.

  • PDF

Computational Lagrangian Multiplier Method by using for optimization and sensitivity analysis of rectangular reinforced concrete beams

  • Shariat, Mehran;Shariati, Mahdi;Madadi, Amirhossein;Wakil, Karzan
    • Steel and Composite Structures
    • /
    • 제29권2호
    • /
    • pp.243-256
    • /
    • 2018
  • This study conducts an optimization and sensitivity analysis on rectangular reinforced concrete (RC) beam using Lagrangian Multiplier Method (LMM) as programming optimization computer soft ware. The analysis is conducted to obtain the minimum design cost for both singly and doubly RC beams according to the specifications of three regulations of American concrete institute (ACI), British regulation (BS), and Iranian concrete regulation (ICS). Moreover, a sensitivity analysis on cost is performed with respect to the effective parameters such as length, width, and depth of beam, and area of reinforcement. Accordingly, various curves are developed to be feasibly utilized in design of RC beams. Numerical examples are also represented to better illustrate the design steps. The results indicate that instead of complex optimization relationships, the LMM can be used to minimize the cost of singly and doubly reinforced beams with different boundary conditions. The results of the sensitivity analysis on LMM indicate that each regulation can provide the most optimal values at specific situations. Therefore, using the graphs proposed for different design conditions can effectively help the designer (without necessity of primary optimization knowledge) choose the best regulation and values of design parameters.

Stratified Steady and Unsteady Two-Phase Flows Between Two Parallel Plates

  • Sim Woo-Gun
    • Journal of Mechanical Science and Technology
    • /
    • 제20권1호
    • /
    • pp.125-132
    • /
    • 2006
  • To understand fluid dynamic forces acting on a structure subjected to two-phase flow, it is essential to get detailed information about the characteristics of two-phase flow. Stratified steady and unsteady two-phase flows between two parallel plates have been studied to investigate the general characteristics of the flow related to flow-induced vibration. Based on the spectral collocation method, a numerical approach has been developed for the unsteady two-phase flow. The method is validated by comparing numerical result to analytical one given for a simple harmonic two-phase flow. The flow parameters for the steady two-phase flow, such as void fraction and two-phase frictional multiplier, are evaluated. The dynamic characteristics of the unsteady two-phase flow, including the void fraction effect on the complex unsteady pressure, are illustrated.

A High Performance Harmonic Mixer Using a plastic packaged device

  • ;;;신현식
    • 한국전자통신학회논문지
    • /
    • 제2권1호
    • /
    • pp.1-9
    • /
    • 2007
  • In this paper, a third-order harmonic mixer is designed using frequency multiplier theory for the Ka-band. The gate bias voltage is selected by frequency multiplier theory to maximize the third-order harmonic element ofthe fundamental LO frequency in the proposed mixer. The designed mixer has a gate mixer structure composed of a gate terminal input for the fundamental local signal ($f_{LO}$), RF signal (${RF}$) and a drain terminal output for the harmonic frequency ($3f_{LO}-f_{RF}$) respectively. The Ka-band harmonic mixer is designed and fabricated using a commercial GaAs MESFET device with a plastic package. The proposed mixer will provide a solution for the problems found in the high cost, complex circuitry in a conventional Ka-band mixer. The 33.5 GHz harmonic mixer has a -10 dB conversion gain by pumping 11.5 GHz LO with a +5 dBm level.

  • PDF

BLASCHKE PRODUCTS AND RATIONAL FUNCTIONS WITH SIEGEL DISKS

  • Katagata, Koh
    • 대한수학회지
    • /
    • 제46권1호
    • /
    • pp.151-170
    • /
    • 2009
  • Let m be a positive integer. We show that for any given real number ${\alpha}\;{\in}\;[0,\;1]$ and complex number $\mu$ with $|\mu|{\leq}1$ which satisfy $e^{2{\pi}i{\alpha}}{\mu}^m\;{\neq}\;1$, there exists a Blaschke product B of degree 2m + 1 which has a fixed point of multiplier ${\mu}^m$ at the point at infinity such that the restriction of the Blaschke product B on the unit circle is a critical circle map with rotation number $\alpha$. Moreover if the given real number $\alpha$ is irrational of bounded type, then a modified Blaschke product of B is quasiconformally conjugate to some rational function of degree m + 1 which has a fixed point of multiplier ${\mu}^m$ at the point at infinity and a Siegel disk whose boundary is a quasicircle containing its critical point.

항공기 표적의 레이더 반사 신호에서 제트엔진 정보를 추출하기 위한 자동화 알고리즘 (Automatic Algorithm for Extracting the Jet Engine Information from Radar Target Signatures of Aircraft Targets)

  • 양우용;박지훈;배준우;강성철;김찬홍;명로훈
    • 한국전자파학회논문지
    • /
    • 제25권6호
    • /
    • pp.690-699
    • /
    • 2014
  • 제트엔진변조(Jet Engine Modulation: JEM) 식별기법은 제트엔진의 주기적인 회전에 의해 변조되는 레이더 반사 신호로부터 제트엔진의 종류를 식별하는 기법이다. 본 논문에서는 JEM의 새로운 접근법으로서, 제트엔진의 특성을 추출하기 위한 자동화 알고리즘을 제안한다. 먼저 복소 신호의 경험적인 모드 분리법(Complex Empirical Mode Decomposition: CEMD)을 거친 JEM 신호의 자기상관도로부터 제트엔진의 회전 주기를 산출한다. 그 후 DM(Divisor-Multiplier) 규칙 및 'Scoring' 개념을 JEM 스펙트럼 해석에 도입하여 최종적인 날개개수를 추정한다. 시뮬레이션 및 측정 JEM 신호로의 적용 결과를 통해 제안된 알고리즘이 정확하고 자동적인 제트엔진 정보 추출에 효과적임을 입증하였다.

래치구조의 저면적 유한체 승산기 설계 (Design of a Small-Area Finite-Field Multiplier with only Latches)

  • 이광엽
    • 전기전자학회논문지
    • /
    • 제7권1호
    • /
    • pp.9-15
    • /
    • 2003
  • 본 논문은 암호화 장치 및 오류정정부호화 장치 등에서 핵심적으로 사용되고 있는 유한체승산기(finite-field multiplier)의 최적화된 구조를 제안한다. 제안된 구조는 LFSR(Linear Feedback Shift Register)구조를 갖는 유한체 승산기에서 소비전력과 회로면적을 최소화 하여 기존의 LFSR 구조를 바탕으로 하는 유한체 승산기에 비하여 효율적인 승산을 이루도록 한다. 기존의 LFSR 구조의 유한체 승산기는 m비트의 다항식을 승산 하는데 3${\cdot}$m개의 플립플롭(flip-flop)이 필요하다. 1개의 플립플롭은 2개의 래치(latch)로 구성되기 때문에 6${\cdot}$m개의 래치가 소요된다. 본 논문에서는 4${\cdot}$m개의 래치(m 개의 플립플롭과 2${\cdot}$m개의 래치)로 m 비트의 다항식을 승산 할 수 있는 유한체 승산기를 제안하였다. 본 논문의 유한체 승산기는 기존의 LFSR 구조의 유한체 승산기에 비하여 회로구현에 필요한 래치의 개수가 1/3(약 33%)이 감소하였다. 결과적으로 기존의 방법에 비하여 저 소비전력 및 저 면적의 유한체 승산기를 암호화 장치 및 오류정정부호화 장치 등에서 효과적으로 사용이 가능하다.

  • PDF

'안동시 3대문화권 문화·생태·관광 기반조성 사업'의 지역경제 파급효과 및 발전 방안 연구 (A Study on the Economic Impacts and the Development Strategies of the Regional Development Plan by the City of Andong in Establishing the Foundation for Cultural Eco-tourism in 3 Cultural Areas)

  • 권기창;안건미
    • 지역과문화
    • /
    • 제4권2호
    • /
    • pp.1-23
    • /
    • 2017
  • '3대 문화권 문화·생태·관광 기반조성 사업' 중 안동시 사업(2010-2020)은 선도사업 2개(세계 유교선비문화공원, 한국문화테마파크)와 전략사업 3개(유림문학유토피아, 선성현 문화단지. 전통 빛타래 길쌈마을)로 구성되어 있다. 지역간 투입산출모형을 이용하여 사업 예산 4,432억 원이 경북지역 내 창출한 생산유발액은 6,068억 원(유발계수 1.37), 부가가치유발액은 1,965억 원(유발계수 0.44), 소득유발액은 1,331억 원(유발계수 0.30), 고용유발인수는 2,851명(유발계수 10억 원당 6.43명)이었고 경북을 제외한 타 지역에 창출시킨 생산유발액은 3,834억 원(유발계수 0.877), 부가가치유발액은 1,617억 원(유발계수 0.27), 소득유발액은 546억 원(유발계수 0.12), 고용유발인수는 1,849명(유발계수 10억 원당 4.17명)이었으며 전국에서 유발된 경제적 파급효과는 생산 9,902억 원(유발계수 2.23), 부가가치 3,182억 원(유발계수 0.72), 소득 1,877억 원(유발계수 0.42), 고용 4,701명(유발 계수 10억 원당 10.6명)이었다. 그러나 현재 진행되고 있는 사업은 여러 가지 문제로 인해 사업이 지연되고 있고 당초 목적인 유교문화의 생활화·산업화·세계화를 달성하기에 많은 한계에 도달하게 되었다. 이와 같은 문제점을 극복하기 위한 방안으로 기존 사업과 연계한 한문화 ICT융합 체험단지, 전통문화와 ICT융합 콘텐츠 개발, 안동호 주변연계관광지 조성, 안동호 관광인프라 구축, 전통문화체험단지 조성 등을 신성장 동력 사업으로 제안하였다.