• 전자공학회논문지C
• /
• 제35C권5호
• /
• pp.1-10
• /
• 1998

In this paper, a new hardware-software patitioning algorithm is presented, in which the system behavioral description containing a mixture of hardware and softwae components is partitioned into the hardware part and the software part. In this research, new techniques to optimally partition a mixed system under certain specified constaints such as performance, area, and delay, have been developed. During the partitioning process, the overhead due to the communication between the hardware and software parts are considered. New featues have been added to adjust the hierarchical level of partitioning. Power consumption, memory cost, and the effect of pipelining can also be considered during partitioning. Another new feature is the ability to partition a DSP system under throughput constraints. This feature is important for real time processing. The developed partitioning system can also be used to evaluate various design alternatives and architectures.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2002년도 합동 추계학술대회 논문집 정보 및 제어부문
• /
• pp.461-464
• /
• 2002

OFDM is a promising technology for high speed multimedia communication. In this paper, Software IPs for IEEE 802.11a OFDM system are designed and optimized for TI's TMS320C6201 fixed-point DSP. Then considering the execution cycles of the target DSP for each functions of the system, an efficient HW/SW partitioning method is proposed and according to this results, high speed Viterbi decoder hardware IP for 802.11a system is designed and verified.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2006년도 한국컴퓨터종합학술대회 논문집 Vol.33 No.1 (C)
• /
• pp.178-180
• /
• 2006

임베디드 시스템이 복잡해지고 Time-to-Market이 요구되면서 HW/SW 통합설계 방법론(codesign)이 제시되었다. 통합설계 과정 중, HW/SW 분할 과정은 시간 성능, 비용, 전력 등의 모든 요구사항을 만족시키기는 불가능하므로 특정 목적함수에 근거한 알고리즘을 이용하여 진행된다. 하지만 고정된 분할 알고리즘을 이용해서는 이해관계자들의 요구사항을 최대한 반영하기 어렵다. 본 논문에서는 이해관계자들의 의견을 최대한 반영하고, 이를 만족시키는 모델을 유도하기 위하여 WinWin negotiation model을 적용된 요구사항 절충을 고려한 HW/SW 분할 방법론을 제안하였다. WinWin 모델을 통해서 도출된 요구사항에 가장 적합한 목적함수를 가지는 분할 알고리즘을 선택하여 HW/SW 분할 과정을 진행하는 방법이다.

• 대한전자공학회논문지SD
• /
• 제37권9호
• /
• pp.66-77
• /
• 2000

이 논문에서는 Best Imaginary Level-Iterative(BILI) 분할 방법이라 부르는 새로운 하드웨어/소프트웨어 분할 알고리즘을 제안하다. 이 분할 알고리즘은 여러 개의 하드웨어와 소프트웨어로 이루어진 시스템에 대해서 분할을 할 수 있을 뿐만 아니라, 여러 가지의 구현 가능성 중에서 적은 비용의 구현을 선택하는 문제까지 해결한다. 이 분할 알고리즘은 기존의 분할 알고리즘인 GCLP와 비교하여 약 15%의 비용 감소를 가지고, 항상 최적의 해를 찾는 장수 선형 프로그래밍과 비교하여 약 5%정도의 비용 증가를 가진다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2002년도 추계학술발표논문집 (상)
• /
• pp.527-530
• /
• 2002

본 논문에서는 하드웨어/소프트웨어 시스템의 파이프라인 실행을 지원하는 알고리즘을 제안한다. 파이프라인 실행을 지원하기 위해 시간제약과 면적제약조건을 만족하는 분한 결과를 찾는 기존의 방법은 하드웨어/소프트웨어 분할과 파이프라인 스케줄링을 독립적으로 실행하였으며 최소시간의 파이프라인 입력간격으로부터 최적의 분할 결과를 얻기 위해 점진적인 방법을 사용하기 때문에 많은 알고리즘 실행시간을 가진다. 본 논문에서는 분할 단계에서 스케줄링을 함께 고려하면서 최소 입력 간격을 갖는 파이프라인 실행을 지원하는 낮은 복잡도의 알고리즘을 제안한다. 이를 위해 최소입격간격에서의 파티션에 분포하는 노드와 종속성을 찾아서 하드웨어 구현과 프로세서에서의 분포 그래프를 생성하고, 상대적 스케줄 긴박도[8]를 구할 때는 노드 별 실행시간과 구현비용을 고려하며 분할 이후에 발생하는 통신 지연 시간을 힘 에 반영한다. 논문은 최소 입력 간격내에서 구성되는 파티션에 존재하는 노드의 파이프라인 스케줄과 시스템 제약시간을 만족하면서 구현비용을 저하시키기 위한 낮은 실행시간을 갖는 분한 알고리즘을 제안한다.

• Journal of Information Processing Systems
• /
• 제1권1호
• /
• pp.27-31
• /
• 2005

Vehicle detector system based on image processing technology is a significant domain of ITS (Intelligent Transportation System) applications due to its advantages such as low installation cost and it does not obstruct traffic during the installation of vehicle detection systems on the road[1]. In this paper, we propose architecture for vehicle detection by using image processing. The architecture consists of two main parts such as an image processing part, using high speed FPGA, decision and calculation part using CPU. The CPU part takes care of total system control and synthetic decision of vehicle detection. The FPGA part assumes charge of input and output image using video encoder and decoder, image classification and image memory control.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2007년도 추계학술발표대회
• /
• pp.763-765
• /
• 2007

As a useful tool for embedded system codesign approach, it's necessary to make a custom-built interpreter for the system description verification. Usually, designers need to write their program to simulate the environment their system works in. Sometimes making the simulation environment consumes designers more time and energy than describing their embedded system. The interpreter saves the cost that is spent on making such an environment. In this paper, the necessity and motivation of the interpreter will be introduced first, and then the details about each part of it will be illuminated.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권4호
• /
• pp.448-456
• /
• 2000

설계되는 시스템의 규모가 커지고 복잡해지므로 이를 빠른 시간 내에 효율적으로 검증하기 위한 상위 단계에서의 검증 기술의 개발이 중요하게 되었다. 본 연구에서는 하드웨어와 소프트웨어가 혼합되어 있는 시스템을 위한 상위 단계에서의 검증기술을 개발하였다. 에뮬레이션 또는 시뮬레이션만을 수행하는 것보다 빠르고 우수하게 기능적으로 검증하기 위해, 하드웨어와 소프트웨어 부분으로 분할한 후 인터페이스 회로를 이용하여 구현 가능하도록 하였다. 그리고, 상위 단계의 회로를 쉽게 하드웨어를 이용하여 검증하기 위한 설계 지침들을 제시하였다. 본 방법을 이용하여 리드-솔로몬 디코더 회로에 대한 검증을 수행한 결과 시뮬레이션만을 수행한 경우에 비하여 modified Euclid 알고리즘 수행 블록은 12,000배 이상의 속도로 검증을 수행할 수 있었으며, 전체 검증 시간도 반 이하로 줄었다.

• 한국정보처리학회논문지
• /
• 제7권10호
• /
• pp.3247-3261
• /
• 2000

하드웨어와 소프트웨어의 통합 설계 방법을 사용하면 다양한 신호처리 시스템을 설계 시간 및 비용에 있어서 효율적으로 구축 할 수 있다. 기존에 연구된 C로 구현된 다양한 신호 처리 시스템을 통합 설계 환경에서 효과적으로 활용하기 위하여 C로 구현된 알고리즘을 하드웨어 설계 언어(VHDL)로 변환할 필요성이 있다. C를 VHDL로 변환하는 경우 특히 동적 할당, 포인터, 재귀 호출 구문의 변환이 용이하지 않다. 본 논문에서는, 현재까지 소프트웨어로 구현되어 왔던 재귀 호출문을 동적 구조를 활용하여 VHDL 구문으로 변환하는 방법론을 제시하고자 한다. 이를 통해 통합 설계의 하드웨어 소프트웨어 분할시 유연성을 부여할 수 있고, 통합 설계의 궁극적인 목표인 시스템의 전체적인 성능 향상과 설계 시간 단축으로 우수한 목적 시스템을 구축할 수 있을 것으로 기대된다.

• 전자공학회논문지C
• /
• 제36C권12호
• /
• pp.36-46
• /
• 1999

내장형 시스템의 기능에 대한 요구가 증가할수록 전체 시스템 설계의 복잡도는 높아진다. 복잡한 시스템을 설계하기 위해서는 동일한 환경에서 데이터 처리부분과 제어부분을 대등하게 표현할 수 있는 정형적 설계 환경이 필요하다. 본 논문에서 데이터의 처리는 데이터플로우 모델로 묘사하고, 데이터의 흐름의 제어를 Finite State Machine(FSM)모델로 기술한 후 두 모델의 통신으로 시스템을 표현하였다. 일반적으로 시스템을 기술할 때는 분리된 환경에서 각 부분을 만든 후 이를 최종 단계에서 결합하게 되어 동작을 검증할 수 없었던 반명, 본 환경에서는 초기 설계 단계에서 부분에 적합한 다른 모델로 설계를 한 후 동일한 환경에서 동작을 검증하고 제품을 생산할 수 있다. 특히 논문에서는 두 모델 사이의 신호의 교환 방법을 제시하고 예제를 통해 유효성을 검증해 보았다.