• 제목/요약/키워드: capacitance probe

검색결과 39건 처리시간 0.029초

스테이지 구동방식 주사형정전용량 현미경 (Scanning Capacitance Microscope by Stage Driving)

  • Kim Eung Kyeu
    • 전자공학회논문지B
    • /
    • 제31B권7호
    • /
    • pp.101-107
    • /
    • 1994
  • In this work a scanning capacitance microscopy(SCaM) by stage driving is proposed and presented some of the experimental results.SCaM is a microscope which scans a surface of materials mechanically in two or two point five dimensions by a capacitance probe with a few tenth $\mu\textrm{m}$ ize tip, and display images of the surface shape or capacitive distribution. The present target of the SCaM is 0.1$\mu\textrm{m}$ resolution power which exceeds that of optical microscope. This will become a powerful tool for inspecting ULSI pattern etched by X-ray biological data etc. The experimental system is composed based on a VHD video disk which captures the capacitance changes of the video disk surface and converts it into video signal.

  • PDF

내연기관의 엔진오일상태에 대한 유전율 변화 특성 (Characteristics of Variant Dielectric Constants With Respect to Internal Combustion Engine Oil States)

  • 김동민;김영주;이승희
    • 한국해양환경ㆍ에너지학회지
    • /
    • 제15권1호
    • /
    • pp.19-21
    • /
    • 2012
  • 내연 기관의 엔진오일은 열화작용에 의해서 수명이 짧아지고 대기오염을 유발하게 된다. 엔진오일의 상태를 정확히 측정하여 새오일로 교환함으로 엔진의 수명 연장 및 환경오염을 줄일 수 있다. 정전용량 프로브는 엔진오일과 같은 유체의 유전율을 측정하는데 사용 할 수 있다. 본 논문은 엔진 오일의 열화 정도에 따라서 달라지는 유전율 특성을 분석하였다. 오일의 상태에 따라서 달라지는 프로브의 정전용량을 각각 LCR Meter로 측정하여 엔진오일의 유전율을 계산하였다. 또한, 프로브의 크기에 따른 정전용량의 변화를 측정하여 유전율 측정의 정확도를 제시한다. 오염된 오일 일수록 유전율이 증가하며, 유전율로 오일의 오염정도를 판단하는 것이 가능하다.

탐침의 첨단과 반도체 시편 나노접접의 교류전류 가열을 통한 나노스케일 열전계수 측정기법 개발 (Development of Nanoscale Thermoelectric Coefficient Measurement Technique Through Heating of Nano-Contact of Probe Tip and Semiconductor Sample with AC Current)

  • 김경태;장건세;권오명
    • 대한기계학회논문집B
    • /
    • 제30권1호
    • /
    • pp.41-47
    • /
    • 2006
  • High resolution dopant profiling in semiconductor devices has been an intense research topic because of its practical importance in semiconductor industry. Although several techniques have already been developed. it still requires very expensive tools to achieve nanometer scale resolution. In this study we demonstrated a novel dopant profiling technique with nanometer resolution using very simple setup. The newly developed technique measures the thermoelectric voltage generated in the contact point of the SPM probe tip and MOSFET surface instead of electrical signals widely adopted in previous techniques like Scanning Capacitance Microscopy. The spatial resolution of our measurement technique is limited by the size of contact size between SPM probe tip and MOSFET surface and is estimated to be about 10 nm in this experiment.

화산회토양의 수분함량측정을 위한 Capacitance Soil Moisture Sensor의 Calibration (Calibrating Capacitance Sensor for Determining Water Content of Volcanic-Ash Soils)

  • 문경환;좌재호;최경산;서형호;임한철;현해남
    • 한국토양비료학회지
    • /
    • 제44권3호
    • /
    • pp.331-336
    • /
    • 2011
  • 최근 편리함과 측정의 정확성으로 인해 Capacitance sensor가 토양수분 연구나 물관리에 국제적으로도 널리 이용되고 있다. 이 연구는 Capacitance sensor (EnviroSCAN, Sentek Ltd.)가 화산회토양이 많이 분포하는 제주도 지역에서도 활용성이 있는 지를 알아보기 위해 유기물함량이 다른 제주도의 대표적인 토양 종류를 이용하여 Calibration 시험을 수행하였다. 시험 결과 화산회토양에서는 비화산회토양과 달리 센서의 Scaled frequency와 토양의 용적수분함량 간에 Calibration식이 로그식 형태로 나타내는 것이 일반적으로 적용되는 지수식 형태로 나타내는 것보다 상관이 더 높게 나타났다. 또한 화산회토양이 많이 분포하는 지역에 서는 토양수분함량이 높아 습하거나 매우 적어 건조할 경우에는 Capacitance sensor에 의한 수분함량 측정값이 건조기를 이용한 수분함량 값보다 과소하게 측정될 수 있었다. Capacitance sensor를 이용하여 화산회토양에서 토양 수분함량을 정확하게 측정하기 위해서 Calibration식에 적용될 수 있는 현실적인 계수값을 제시하였다. 또 현재 이용되는 EnviroSCAN capacitance probes의 활용성을 제고하기 위해서 계수값을 유기물함량별로 추정하는 식을 제시 하였다. Capacitance sensor를 이용하여 토양수분함량을 정확하게 측정하기 위해서는 사전에 토양의 공극분포, 유기물함량, EC 등 측정여건을 파악하여 조절하는 것이 필요하였다.

세포외 분비시 막 캐패시턴스를 측정하기 위한 위상감지법(phase detector technique)의 이론적 분석. (Theoretical Analysis of Phase Detector Technique for the Measurement of Cell Membrane Capacitance During Exocytosis)

  • Cha, Eun-Jong;Goo, Yong-Sook;Lee, Tae-Soo
    • 한국의학물리학회지:의학물리
    • /
    • 제3권2호
    • /
    • pp.43-57
    • /
    • 1992
  • 위상감지법(phase detector technique)은 세포의 막 캐패시턴스(membrane capacitance)를 실시간적으로 측정할 수 있는 유일한 방법이나 측정이 행해지는 동안 세포의 상태가 끊임없이 변화하기 때문에 피할 수 없는 측정오차가 존재한다. 본 연구는 이 오차의 근원을 분석하여 위상감지법의 실용한계를 규정하고자 하였다. 이론적 분석에 기초하여 다음과 같은 사실을 밝힐 수 있었다. 1) access conductance와 membrane conductance의 변화에 기인하는 측정오차를 줄이기 위해서는 초기 위상치를 올바로 선택하여야 한다. 2) 이 때 세포를 여기시키기 위해 인가하는 전압의 주파수를 알맞게 선택하여야 한다. 3) 그러나 초기 위상치가 정해진 이후의 위상 변화는 막 캐패시턴스의 측정에 큰 영향을 미치지 않는다. 4) 초기 위상을 적절히 선택하였다 하더라도 세포외 분비시 막 캐패시턴스가 크게 증가하는 경우에는 비례상수에 오차가 발생한다. 이 때 발생하는 오차는 측정기간 동안 비례상수를 되풀이하여(iteration) 보정함으로써 방지할 수 있다. 이상의 결과는 향후 위상감지법을 사용할 때 유용한 설용한계를 제공하리라 생각된다.

  • PDF

Structural, Morphological and Electrical Properties of TiO2 Thin Films Deposited by ALD Method

  • Seung-Yeon Oh;Jae-Min Shin;Gyeong-Hun Na;Min-Seok Kwon;Sang-Jeen Hong;Bumsuk Jung
    • 반도체디스플레이기술학회지
    • /
    • 제22권2호
    • /
    • pp.87-95
    • /
    • 2023
  • TiO2 thin films were grown using the Atomic Layer Deposition (ALD) and their structural and electrical properties were investigated. The crystal structure, dielectric constant, and surface roughness of the TiO2 thin films grown by the ALD deposition method were studied. The grown TiO2 thin films showed an anatase crystal structure, and their properties varied with temperature. In particular, the properties of the TiO2 thin films were confirmed by changing the process temperature. The electrical properties of Metal-Insulator-Silicon (MIS) capacitor structures were analyzed using a probe station. The performance improvement of capacitors using TiO2 as a dielectric was confirmed by measuring capacitance through Capacitance-Voltage (C-V) curves.

  • PDF

SPM(Scanning Probe Microscopy)을 이용한 국소영역에서 실리콘 나노크리스탈의 전기적 특성 분석 (Electrical property analysis of Si nanocrystal by SPM(Scanning Probe Microscopy) on insulating substrate)

  • 최민기;김정민;강치중;강윤호;김용상
    • 대한전기학회:학술대회논문집
    • /
    • 대한전기학회 2004년도 추계학술대회 논문집 전기물성,응용부문
    • /
    • pp.95-97
    • /
    • 2004
  • 본 연구에서는 Scanning Capacitance Microscopy (SCM)와 Electrostatic Force Microscopy (EFM)을 이용하여 국소영역에서 실리콘나노 크리스탈의 전기적 특성을 분석하였다. 실리콘 나노 크리스탈은 에어로솔 방식으로 P-type 실리콘웨이퍼 위에 $10{\sim}40\;nm$의 크기와 약 $10^{11}/cm^2$의 밀도를 갖도록 제작하였다. 실리콘 나노 크리스탈에서 전자와 정공의 trapping 현상은 EFM, SCM 이미지를 통하여 관찰하였고 이러한 나노 크리스탈의 국소영역 특성을 MOS 캐패시터 구조의 C-V 특성을 비교 분석하였다. 또한, 나노 크리스탈에 trapping된 전하의 detrapping 과정을 스트레스 조건에 따라 분석하였다.

  • PDF

휴대용 의료 초음파 프로브 적용을 위한 압전체 제조 및 특성 (Modified Piezoelectric Ceramics for Portable Ultrasonic Medical Probe Application)

  • 강동헌;채미나;홍세원
    • 한국전기전자재료학회논문지
    • /
    • 제29권8호
    • /
    • pp.483-488
    • /
    • 2016
  • Ultrasound imaging by using piezoelectric materials, such as lead zirconium titanate (PZT) has been one of the most preferred modes of imaging in the medical field due to its simple, low cost and non-ionizing radiation in comparison to other imaging techniques. Recently, the market demand for portable ultrasound is becoming larger with applications in developing countries, disaster area, military, and emergency purposes. However, most of ultrasound probes used is bulky and high power consumable, so unsuitable for such applications. In this study, the 3 layered ceramic specimen consisted of 128 pitches of $420{\mu}m$ in width and $450{\mu}m$ in thickness were prepared by using the Ti-rich PZT compositions co-fired at $1,050^{\circ}C$. Their electrical and ultrasound pulse-echo properties were investigated and compared to the single layer specimen. The 3 layered ultrasound probe showed 1.584 V of Vp-p, which is 3.2 times higher than single layered one, implying that it would allow effectively such a portable ultrasound probe system. The result were discussed in terms of higher capacitance, lower impedance and higher dielectric coefficient of the 3 layered ultrasound probe.

Daisy Chain Interface를 위한 DC Level Shifter 설계 (Design of DC Level Shifter for Daisy Chain Interface)

  • 여성대;조태일;조승일;김성권
    • 한국전자통신학회논문지
    • /
    • 제11권5호
    • /
    • pp.479-484
    • /
    • 2016
  • 본 논문은 Daisy Chain 구조의 CVM(:Cell Voltage Monitoring) 시스템에서, 다양한 DC Level을 갖는 Master IC와 Slave IC 사이에 명령 Data 신호의 전달을 가능하게 해주는 DC Level Shifter 설계를 소개한다. 설계한 회로는 래치 구조가 적용되어 고속 동작이 가능하고, 출력단의 Transmission Gate를 통하여 다양한 DC Level이 출력되도록 설계하였다. 시뮬레이션 및 측정 결과, 0V에서 30V까지의 DC Level 변화에 따른 제어 및 Data 신호의 전달을 확인하였다. Delay Time 오차는 약 170ns가 측정되었지만, 측정 Probe의 Capacitance 성분 및 측정 Board의 영향을 고려하면, 무시할 수 있을 정도의 오차로 간주된다.