• 한국통신학회논문지
• /
• 제28권12B호
• /
• pp.1091-1099
• /
• 2003

국가정보원에서 방화벽(Firewall)의 인증을 하고 있고, 여기에서 K4 등급을 받은 방화벽이 모든 공공기관에 설치되고 있다. Solaris를 운영체제로 하는 K4 방화벽의 기능에서 패킷필터링과 NAT, 프락시 및 인증서비스 기능 등에 관해 기능 설정 전과 기능 설정 후의 성능을 비교 평가한다. 그리고 기존 32비트 체제 방화벽성능에 비해 최근 인증을 받고 있는 64비트 체제의 Solaris 방화벽을 비교 평가하여. 32비트에 비해 64비트 체제의 방화벽이 2배 이상 성능 개선이 나타남을 평가한다. 그리고, 결론에서 K4 방화벽 및 대한민국 방화벽의 연구 및 개발에 방향을 제시하여 세계에서 경쟁력 있는 시스템으로 도움이 되고자 한다.

• 터널과지하공간
• /
• 제23권1호
• /
• pp.42-53
• /
• 2013

천공 작업 시 드릴비트 버튼의 타격 속도와 타격 간격은 천공효율을 높이는데 있어 매우 중요한 요소이다. 따라서 본 연구에서는 버튼의 타격 속도 및 간격에 따른 암반 파쇄성능을 분석하기 위하여 홉킨스바 시험기를 이용한 타격시험을 수행하였다. 먼저, 버튼의 타격속도에 따른 암석파쇄 현상을 분석하기 위하여 단일타격 시험을 수행하였고, 수치해석을 통해 단일 타격 시험에 대한 암석의 파쇄과정을 모사하였다. 다음으로 버튼의 타격 간격에 따른 천공효율을 예측하기 위하여 타격 후 설정된 거리만큼 암석 시료를 이동시키고 재차 타격하는 방식으로 다중타격 시험을 수행하였다. 타격시험 후 암석의 천공부피는 레이저 스캐너를 이용하여 측정하였으며, 타격에너지와 천공부피를 통해 천공성능을 계산하였다. 이러한 시험 결과를 바탕으로 직경 102 mm 드릴비트의 1회 타격 시 천공성능을 예측하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2006년도 학술대회
• /
• pp.127-132
• /
• 2006

Quantization in video coding plays an important role in controlling the bit-rate of compressed video bit-streams. It has been used as an important control means to adjust the amount of bit-streams to at]owed bandwidth of delivery networks and storage. Due to the dependent nature of video coding, dependent quantization has been proposed and applied for MPEG-2 video coding to better maintain the quality of reconstructed frame for given constraints of target bit-rate. Since Scalable Video Coding (SVC) being currently standardized exhibits highly dependent coding nature not only between frames but also lower and higher scalability layers where the dependent quantization can be effectively applied, in this paper, we propose a dependent quantization scheme for SVC and compare its performance in visual qualities and bit-rates with the current JSVM reference software for SVC. The proposed technique exploits the frame dependences within each GOP of SVC scalability layers to formulate dependent quantization. We utilize Lagrange optimization, which is widely accepted in R-D (rate-distortion) based optimization, and construct trellis graph to find the optimal cost path in the trellis by minimizing the R-D cost. The optimal cost path in the trellis graph is the optimal set of quantization parameters (QP) for frames within a GOP. In order to reduce the complexity, we employ pruning procedure using monotonicity property in the trellis optimization and cut the frame dependency into one GOP to decrease dependency depth. The optimal Lagrange multiplier that is used for SVC is equal to H.264/AVC which is also used in the mode prediction of the JSVM reference software. The experimental result shows that the dependent quantization outperforms the current JSVM reference software encoder which actually takes a linear increasing QP in temporal scalability layers. The superiority of the dependent quantization is achieved up to 1.25 dB increment in PSNR values and 20% bits saving for the enhancement layer of SVC.

• 한국통신학회논문지
• /
• 제28권7B호
• /
• pp.628-637
• /
• 2003

본 논문에서는 VBR로 부호화된 복수 개의 지면 민감 서비스를 고속 망으로 제공하기 위한 새로운 다중화 방식을 제안한다. 본 논문의 주된 목표는 다중화 되는 각 비트 스트림에 부여되는 지연 제한 조건을 유지하고 또한 다중화되어 전송될 때 망 자원의 이용률을 개선하는데 있다. 이와 같은 목표를 위해, 각 비트 스트림에 부여된 지연 조건을 만족시키는 동적인 알고리즘을 제안한다. 제안된 알고리즘은 각 비트 스트림의 상관 관계가 매우 높다고 가정을 하고, 이 가정을 바탕으로 스트림 단위의 시간적 평균화와 동시에 다중화되는 복수 개의 스트림 간에 공간적인 다중화 효과를 이용한다. 본 논문에서 제안된 방식은 모의 실험을 통하여 첨두율과 시변화 계수에 있어서 뛰어난 성능을 보임을 확인할 수 있다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(2)
• /
• pp.145-148
• /
• 2000

A 16bit asynchronous multiplier has been designed using micropipelind structure with 2 phase and data bundling. And 4-radix modified Booth algorithm, CPlatch(Cature-Pass latch) and modified 4-2 counters have adopted in this design. It is implemented in 0.65$\mu\textrm{m}$ double-poly/double-metal CMOS technology by using 12,074 transistors with core size of 1.4${\times}$1.8$\textrm{mm}^2$. And our design results in a computation rate 55MHz a supply voltage of 3.3V.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(1)
• /
• pp.165-168
• /
• 2000

The bit error rate(BER)of the data passed through Wideband-Code Division Multiple Access (W-CDMA) system with turbo-codes structure is presented. The performance of turbo-codes under W-CDMA system is estimated for various users and iteration numbers of decoding. The channel model is Additive White Gaussian Noise(AWGN) and Rayleigh fading channel. When iteration number increases, bit error probability of turbo-codes decreases. and when the number of users increase, bit error probability of turbo-codes increases.

• 전자공학회논문지B
• /
• 제29B권2호
• /
• pp.1-8
• /
• 1992

This paper is proposed a Modified WLD (Weighted Levenshtein Distance) algorithm for processor desihn of code-string matching. A proposed MWLD (Modified Weighted Levenshtein Distance) algorithm is consist of 1-dimension bit-serial array processor to pattern matching using a Hamming Distance. The proposed processor is applied to recognition of character with real time input. The recognition rate of Hangul strokes is resulted to 98.65$\%$

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2002년도 하계종합학술대회 논문집(2)
• /
• pp.197-200
• /
• 2002

In this paper, presents a 1.8V 8-bit 300MSPS CMOS Subranging Analog to Digital Converter (ADC) with a novel reference multiplex is described. The proposed hか converter is composed of Sub A/D Converter block, MUX (Multiplexer) block and digital block. In order to obtain a high-speed operation, further, a novel dynamic latch, an encoder of novel algorithm and a MUX block are proposed. As a result, this A/D Converter is operated 100MHz input frequence by 300MHz sampling rate.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.863-866
• /
• 1999

In this paper, we designed a Viterbi decoder with constraint length K=7, code rate R=1/2, encoder generator polynomial (171, 133)$_{8}$. This decoder makes use of 3-bit soft decision. We designed the Viterbi decoder using VHDL. We employed conventional logic circuit instead of ROM for branch metric units(BMUs) to reduce the number of gates. We adopted fully parallel structures for add-compare-select units(ACSUs). The size of the designed decoder is about 200, 000 gates.s.

• International Journal of Fuzzy Logic and Intelligent Systems
• /
• 제15권4호
• /
• pp.300-304
• /
• 2015

A low bit rate speech coder based on the non-uniform sampling technique is proposed. The non-uniform sampling technique is based on the detection of inflection points (IP). A speech block is processed by the IP detector, and the detected IP pattern is compared with entries of the IP database. The address of the closest member of the database is transmitted with the energy of the speech block. In the receiver, the decoder reconstructs the speech block using the received address and the energy information of the block. As results, the coder shows fixed data rate contrary to the existing speech coders based on the non-uniform sampling. Through computer simulation, the usefulness of the proposed technique is shown. The SNR performance of the proposed method is approximately 5.27 dB with the data rate of 1.5 kbps.