• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.369-372
• /
• 2001

This paper presents the design of high-speed virtual output queue(VOQ) management scheme for high performance cell/packet switch, which has a serial cross bar structure. The proposed VOQ management scheme has been designed for wire-speed routing with a pipelined buffer management. It provides the tolerance of requests and grants data transmission latency between the VOQ manager and central arbiter using a new request control method that is based on a high-speed shifter. The designed VOQ manager has been implemented in a field programmable gate array chip with a 77MHz operating frequency, a 900-pin fine ball grid array package, and 16$\times$16 switch size.

• 한국통신학회논문지
• /
• 제15권2호
• /
• pp.88-97
• /
• 1990

時分割 버스 구조를 갖는 멀티프로세서 시스템의 단점을 보완하기 위하여 각 PE의 로칼메모리를 다른 PE가 직접 액세스하는 것이 가능하도록 시스템 버스를 提案하였다. 이를 위하여 이중 입출 메모리 콘트롤러와 중재기를 설계하였으며 이를 이용한 멀티프로세서 시스템의 具現例를 보였다. 性能評價를 위하여 SPN에 의한 모델링과 부하율에 따른 processing power, 效率 및 시스템 버스의 이용율을 측정하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2000년도 제13회 춘계학술대회 및 임시총회 학술발표 논문집
• /
• pp.149-154
• /
• 2000

시스템이 복잡해짐에 따라 현재 사용되고 있는 무작위적 테스트나 시뮬레이션은 프로토콜의 정확성을 확인하기에 충분하지 못하므로 보다 효율적이고 믿을 만한 검증 방법이 필요하다. 본 논문은 ETRI에서 개발한 디렉토리 기반 CC-NUMA시스템의 CCA(Cache Coherent Agent)보드 내부 버스인 I-Link(Inside Link) 버스의 중재 프로토콜을 정형 검증에 쓰이는 도구 중의 하나인 VIS(Verification Interacting with Synthesis)를 이용하여 검증한다. VIS는 Verilog 입력을 받는 도구이므로 개발 단계에서 만들어진 소스를 그대로 이용하여 검증하는 기법을 사용하였고 이를 통해 보다 정확한 명세와 검증을 할 수 있었다.

• 한국중재학회지:중재연구
• /
• 제16권3호
• /
• pp.91-125
• /
• 2006

The arbitration rule of CIETAC was vastly revised and was put in force on May 1, 2005. By its revision, China has improved its arbitration system. Chinese arbitration law had many problems when it was enacted in 1995, but the problems could not be avoided because of the poor surroundings for arbitration in China. As China has not had much experience in operating its legal system effectively, and also has little in the way of studies on legal theory that would allow it to deal with its laws in a flexible manner, authorities usually wait to revise a law until enough relevant experience has been accumulated. Therefore, during the 10 years since its enactment, China has resolved the problems within its arbitration law through revision of arbitration rule rather than by revision of the law itself. As this law is a basic one in ruling the arbitration system in China, there are some limitations as to how far the system can be developed through revision of arbitration rule alone. In spite of the limitations, the revision in 2005 contributed a great deal to resolving the existing problems within Chinese arbitration law. The biggest problem in the arbitration law is the Chinese arbitration law that restricts party autonomy. With the revision of the arbitration rule, many problems concerning party autonomy were circumvented. This occurred because the arbitration rule now provides parties the opportunity to choose arbitration rule other than the CIETAC arbitration rule, and even allows parties to agree to amend articles in the CIETAC arbitration rule -- a very important revision indeed. In addition to party autonomy, there are other improvements for example, there is an enhancement of the independent character of the CIETAC, clearing of jurisdiction, easing in the formation of arbitration agreement, improvement in the way arbitrators are chosen, and enhancement in the cultural neutrality of the arbiter. Problems still remain that can only be solved by revision of the arbitration law itself. These problems relate to the governing law of the arbitration agreement, the collection of evidence, custody of property, selection of chief arbiter, interlocutory awards, etc. In addition, some non-legal problems must also be resolved, like the actual judicial review of arbitration awards or difficulties of executing arbitration awards.

• 한국건축시공학회지
• /
• 제13권5호
• /
• pp.498-505
• /
• 2013

The main processes involved in a defect dispute are consulting, reviewing, and finally judging as an arbiter. This process of defect consulting produces a defect consulting report, but business practices and standards of judgment will differ among consultants, and have many problems. This study reviews the structure of a defect consulting report and considers the structure's problem, which is that it is not standardized. To achieve this, data of sixteen defect consulting report were collected involving defect lawsuit cases before or after 2010. The structure and index of the defect consulting reports were then reviewed, and the results are as follows. As for a structure based on fourteen index, there are suitable that judge a outline, a cost estimate data and a consulting work item by a consulting standard. Furthermore, analysis by each common parts and private parts is considered as appropriate about consulting items and estimate by standard. However, consulting item in construction progress and responsibility period for security that related on a cause and a responsibility of defect need to complement. Meanwhile, the first thing of issues are connected a defect consulting is urgent a standardization for a defect type.

• 전기전자학회논문지
• /
• 제13권2호
• /
• pp.101-107
• /
• 2009

집적회로의 공정기술 및 설계기술이 발전함에 따라 많은 IP가 하나의 반도체 칩에 집적되어 하나의 시스템을 구성하는 SoC 설계가 많이 이루어지고 있다. 본 논문에서는 다양한 IP 간에 효율적인 데이터 통신이 이루어지도록 버스 상의 전송 특성에 따라 버스모드를 동적으로 재구성하는 SoC 3중 버스 구조를 제안한다. 제안된 버스는 다중-단일버스 모드, 단일-다중버스 모드로 재구성이 가능하며 따라서 단일버스 모드와 다중버스 모드의 장점을 모두 갖는다. 실험결과 제안된 버스구조는 기존의 고정된 버스구조보다 독립적이며 데이터 전송시간을 단축시킬 수 있음을 확인하였다. 그리고 제안된 버스구조를 JPEG 시스템에 적용한 결과 다중버스구조보다 평균 22%의 전송시간 단축을 얻을 수 있었다.

• 한국정보통신학회논문지
• /
• 제15권12호
• /
• pp.2632-2640
• /
• 2011

본 논문은 다수의 프로세싱 유닛의 데이터 처리할 수 있는 메모리 제어기를 설계하였다. 메모리 제어기는 마스터 중재기에 의해 마스터들의 요구 신호를 받아 순서에 맞추어서 데이터 충돌 없이 메모리에 전송하는 역할을 한다. 구현된 메모리 제어기는 마스터 인터페이스, 마스터 중재기, 메모리 인터페이스, 메모리 가속기로 구성된다. 제안한 메모리 제어기는 VHDL을 이용하여 설계하였고, 삼성의 메모리 모델을 이용하여 동작을 검증하였다. FPGA 합성 및 검증을 위해서는 ATERA사의 Quartus II를 이용하였고, 구현된 하드웨어는 Cyclone II 칩을 사용하였다. 시뮬레이션을 위해서는 Cadence사의 ModelSim을 이용하였다.

• Journal of Electrical Engineering and Technology
• /
• 제9권6호
• /
• pp.2025-2035
• /
• 2014

The read range of UHF mobile readers can be extended by a booster for mobile RFID readers (BoMR). But in an environment where multiple BoMRs are installed, the read success rate may be decreased due to signal interference. This paper proposes three arbitration methods based on interference estimation with the purpose of enhancing the read success rate. A central arbitration server manages global information in centralized arbitration method (CAM) without broadcast/multicast communication facility. In fully distributed arbitration method (FDAM), all the arbitration messages are broadcasted from a BoMR to every BoMR, and each BoMR decides with broadcasted global information. Events in FDAM are serialized naturally with broadcasted messages. Cluster Distributed Arbitration Method (CDAM) forms clusters with multicasted BoMRs and a selected BoMR acts as an arbiter in the cluster. Such effects as lengthened read range, improved the read success rates of readers can be obtained by the proposed methods without any hardware modification. In order to evaluate the arbitration methods, the RFID system is modeled by using the DEVS formalism and simulated by using the DEVSim++.

• 한국통신학회논문지
• /
• 제26권12C호
• /
• pp.261-267
• /
• 2001

본 논문은 입력 버퍼와 중앙 중재기 사이에 중재 정보 전달 지연을 갖는 고속 셀/패킷 스위치에 적용된 다중 입력 큐 관리기의 구조 및 Chip 설계 기법을 제안한다. 제안된 다중 입력 큐 관리기의 구조는 wire-speed 셀/패킷 라우팅을 지원하고 입력 버퍼와 중앙 중재기 사이의 중재 정보 전송 지연에 대한 내성을 지원한다. 고속 쉬프터를 사용한 새로운 요청 신호 관리 방법을 사용하여 중재 정보 전송 지연에 대처하며 그로 인한 전체 스위치의 성능 향상을 제공한다. 제안된 다중 입력 큐 관리기는 FPGA Chip을 이용하여 구현되었으며 포트 당 OC-48c 속도를 지원한다. 본 다중 입력 큐 관리기를 이용하여 16$\times$16 스위치 크기와 입력 포트 당 128 셀 공유 버퍼를 가지는 입력 큐 스위치 시스템에서 최대 98.6%의 성능을 가지는 400bps의 스위치 시스템을 개발하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2002년도 춘계종합학술대회
• /
• pp.264-267
• /
• 2002

본 논문에서는 고속 입력 큐 스위치에서 발생하는 중재정보전달지연 현상을 수용하기 위한 고성능 라우팅엔진의 구조를 제안한다. 제안된 고성능 라우팅엔진은 2.5Gbps의 스위치 입출력 포트 속도에 대해 사용자 셀 데이터의 지연 없이 동작한다. 또한 입력버퍼와 중앙중재기 사이에서 발생하는 요청신호와 허가신호의 전송지연을 수용하는 구조로 설계되었다. 중재정보전송지연 현상의 처리 방법으로는 고속 쉬프터를 사용하여 많은 회로의 추가 없이 구현하였다. 라우팅엔진 내의 세부 블록의 파이프라인 처리를 통하여 저 가격 고성능의 입력 버퍼 설계를 실현하였다.