• Clinical Endoscopy
• /
• 제56권4호
• /
• pp.499-509
• /
• 2023

Background/Aims: This study aimed to evaluate the characteristics of endoscopic retrograde cholangiopancreatography (ERCP) or endoscopic ultrasonography (EUS)-related adverse events (AEs) that eventually lead to medical disputes or claims on medical professional liability. Methods: Medical disputes for ERCP/EUS-related AEs filed in the Korea Medical Dispute Mediation and Arbitration Agency between April 2012 and August 2020 were evaluated using corresponding medical records. AEs were categorized into three sections: procedure-related, sedation-related, and safety-related AEs. Results: Among a total of 34 cases, procedure-related AEs were 26 (76.5%; 12 duodenal perforations, 7 post-ERCP pancreatitis, 5 bleedings, 2 perforations combined with post-ERCP pancreatitis); sedation-related AEs were 5 (14.7%; 4 cardiac arrests, 1 desaturation), and safety-related AEs were 3 (8.8%; 1 follow-up loss for stent removal, 1 asphyxia, 1 fall). Regarding clinical outcomes, 20 (58.8%) were fatal and eventually succumbed to AEs. For the types of medical institutions, 21 cases (61.8%) occurred at tertiary or academic hospitals, and 13 (38.2%) occurred at community hospitals. Conclusions: The ERCP/EUS-related AEs filed in Korea Medical Dispute Mediation and Arbitration Agency showed distinct features: duodenal perforation was the most frequent AE, and clinical outcomes were fatal, resulting in at least more than permanent physical impairment.

• 컴퓨터교육학회논문지
• /
• 제14권4호
• /
• pp.53-61
• /
• 2011

최근 급변하고 있는 시대에 맞춰 IT 관련 분야에서는 정보보호에 대한 중요성이 강조되고 있다. 정보보호 관련 기관에서는 관련 정책을 통해 개인정보보호 및 보안의 중요성을 강조하고 있지만, 아직까지 일부 업체나 개인 사용자들은 보안 의식이 매우 저조한 수준이다. 이에 본 논문에서는 사용자들의 보안의식을 제고시키기 위하여 대칭 블록 암호인 AES를 이용한 학습 프로그램을 개발하여 사용자들이 암호 알고리즘에 대해 쉽게 이해할 수 있도록 한다. 즉, AES 암호 알고리즘 교육용 학습 프로그램을 통해 암호화 및 복호화 되는 과정을 직접 확인할 수 있어 AES 암호에 대한 관심을 유발하고 정보보호에 대한 의식을 제고시키고자 한다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2003년도 추계종합학술대회
• /
• pp.196-198
• /
• 2003

본 논문에서는 미국 국립표준기술연구소(NIST)에서 채택한 차세대 암호 표준인 Rijndael 암호 알고리듬을 하드웨어로 구현한다. 효율적인 연산을 위해 라운드를 2개의 부분 라운드로 나누고 부분라운드 간에 파이프라인을 사용하였으며, 1 라운드 연산 시 평균적으로 5 클럭이 소요된다. AES-128 암호 알고리듬을 ALTERA FPGA를 사용하여 하드웨어로 구현 후 성능을 분석하였다. 구현된 AES-128 암호 알고리듬은 암호화시 최대 166 Mhz의 동작 주파수와 약 424 Mbps의 암호율을 가지고 복호화시 최대 142 Mhz의 동작 주파수와 약 363 Mbps의 복호율을 얻을 수 있었다.

• 정보보호학회논문지
• /
• 제22권3호
• /
• pp.439-445
• /
• 2012

오류 주입 공격은 비밀 키를 내장하여 사용하는 암호 장치에서 연산 수행시 공격자가 오류를 주입하는 방법으로 비밀 키를 찾아낼 수 있어 암호시스템 운영의 심각한 위협이 되고 있다. 논문에서는 AES 암호 연산을 수행하는 동안 라운드 함수를 반복적으로 사용하는 경우, 반복하는 구문에 오류를 넣어 한 라운드를 생략하면 쉽게 비밀 키를 추출할 수 있음을 보이고자 한다. 제안하는 공격 방법을 상용 마이크로프로세서에서 실험한 결과, 두 개의 정상-오류 암호문 쌍만 있으면 128비트 AES 비밀 키가 노출됨을 확인하였다.

• 전기학회논문지P
• /
• 제60권4호
• /
• pp.262-266
• /
• 2011

In high data-rate communication systems, encryption/decryption must be processed in high speed. In this paper, we implement CCM security mode which is the basis of security. Specifically, we combine CCM with AES block encryption algorithm in hardware. With the combination, we can carry out encryption/decryption as well as data transmission/reception simultaneously without reducing data-rate, and we keep low-power consumption with high speed by optimizing CCM block.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2001년도 하계종합학술대회 논문집(2)
• /
• pp.285-288
• /
• 2001

In this paper a design of cryptographic coprocessor which implements AES Rijndael algorithm is described. To achieve average throughput of 1 round per 5 clocks, subround pipelined scheme is applied. To apply the coprocessor to various applications, three key sizes such as 128, 192, 256 bits are supported. The cryptographic coprocessor is designed using 0.25${\mu}{\textrm}{m}$ CMOS technology and consists of about 36, 000 gates. Its peak performance is about 512 Mbps encryption or decryption rate under 200 Mhz clock frequency and 128-bit key ECB mode(AES-128ECB).

• 분석과학
• /
• 제15권2호
• /
• pp.180-183
• /
• 2002

The new useful method for the direct determination of trace boron in iron matrix was studied by applying the precipitation of $Fe(OH)_3$ and ICP-AES. Optimum pH range was 11 ~ 12.5. Linear concentration range of boron was $0.01{\sim}1.0{\mu}g/m{\ell}$ in $5000 {\mu}g/m{\ell}$ solution as iron.

• 한국정보통신학회논문지
• /
• 제21권4호
• /
• pp.795-803
• /
• 2017

블록암호 ARIA와 AES를 단일 회로로 통합하여 구현한 이중표준지원 암호 프로세서에 대해 기술한다. ARIA-AES 통합 암호 프로세서는 128-비트, 256-비트의 두 가지 키 길이를 지원하며, ECB, CBC, OFB, CTR의 4가지 운영모드를 지원하도록 설계되었다. ARIA와 AES의 알고리듬 공통점을 기반으로 치환계층과 확산계층의 하드웨어 자원이 공유되도록 최적화 하였으며, on-the-fly 키 스케줄러가 포함되어 있어 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. ARIA-AES 통합 프로세서를 $0.18{\mu}m$공정의 CMOS 셀 라이브러리로 합성한 결과 54,658 GE로 구현되었으며, 최대 95 MHz의 클록 주파수로 동작할 수 있다. 80 MHz 클록 주파수로 동작할 때, 키 길이 128-b, 256-b의 ARIA 모드에서 처리율은 각각 787 Mbps, 602 Mbps로 예측되었으며, AES 모드에서는 각각 930 Mbps, 682 Mbps로 예측되었다. 설계된 암호 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.71-80
• /
• 2007

본 논문에서는 와이브로 (WiBro) 무선 인터넷 시스템의 보안 부계층 (Security Sub-layer)을 지원하는 와이브로 보안 프로세서 (WBSec)의 효율적인 하드웨어 설계에 관해 기술한다. 설계된 WBSec 프로세서는 AES (Advanced Encryption Standard) 블록암호 알고리듬을 기반으로 하여 데이터 암호 복호, 인증 무결성, 키 암호 복호 등 무선 네트워크의 보안기능을 처리한다. WBSec 프로세서는 ECB, CTR, CBC, CCM 및 key wrap/unwrap 동작모드를 가지며, 암호 연산만을 처리하는 AES 코어와 암호 복호 연산을 처리하는 AES 코어를 병렬로 사용하여 전체적인 성능이 최적화되도록 설계되었다. 효율적인 하드웨어 구현을 위해 AES 코어 내부의 라운드 변환 블록에 하드웨어 공유기법을 적용하여 설계하였으며, 또한 하드웨어 복잡도에 가장 큰 영향을 미치는 S-box를 체 (field) 변환 방법을 적용하여 구현함으로써 LUT (Look-Up Table)로 구현하는 방식에 비해 약 25%의 게이트를 감소시켰다. Verilog-HDL로 설계된 WBSec 프로세서는 22,350 게이트로 구현되었으며, key wrap 모드에서 최소 16-Mbps의 성능과 CCM 암호 복호 모드에서 최대 213-Mbps의 성능을 가져 와이브로 시스템 보안용 하드웨어 설계에 IP 형태로 사용될 수 있다.

• 한국정보통신학회논문지
• /
• 제20권11호
• /
• pp.2093-2099
• /
• 2016

PRESENT, ARIA, AES의 3가지 블록 암호 알고리듬을 지원하는 다중 암호 프로세서 설계에 대해 기술한다. 설계된 암호 칩은 PRmo (PRESENT with mode of operation), AR_AS (ARIA_AES) 그리고 AES-16b 코어로 구성된다. 64-비트 블록암호 PRESENT를 구현하는 PRmo 코어는 80-비트, 128-비트 키 길이와 ECB, CBC, OFB, CTR의 4가지 운영모드를 지원한다. 128-비트, 256-비트 키 길이를 지원하는 AR_AS 코어는 128-비트 블록암호 ARIA와 AES를 자원공유 기법을 적용하여 단일 데이터 패스로 통합 구현되었다. 128-비트 키 길이를 지원하는 AES-16b 코어는 저면적 구현을 위해 16-비트의 데이터패스로 설계되었다. 각 암호 코어는 on-the-fly 키 스케줄러를 포함하고 있으며, 평문/암호문 블록의 연속적인 암호/복호화 처리가 가능하다. FPGA 검증을 통해 설계된 다중 블록 암호 프로세서의 정상 동작을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과, 54,500 GEs (gate equivalents)로 구현이 되었으며, 55 MHz의 클록 주파수로 동작 가능하다.