• 한국정보통신학회논문지
• /
• 제14권4호
• /
• pp.859-867
• /
• 2010

본 논문에서는 일반적인 비트기반의 비선형 결합함수를 고속화하기 위하여 워드기반 스트림 암호에서 적용될 워드기반 비선형 결합함수 구조를 제안하였다. 특히, 워드기반 병렬구조를 갖는 PS-WFSR을 제안하였고, 이를 활용하여 비트 기반 비선형 결합함수를 고속화시킨 4가지 형태의 워드기반 병렬형 비선형 결합함수를 다음과 같이 제안하였다. m-병렬 워드기반 비메모리 비선형 결합함수, m-병렬 워드기반 메모리 비선형 결합함수, m-병렬 워드기반 비선형 필터함수, m-병렬 워드기반 클럭조절형 함수를 제안하였고, 마지막으로 m-병렬 워드기반 DRAGON의 병렬 구조를 통하여 그 성능을 분석하였다.

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.383-386
• /
• 2009

본 논문에서는 일반적인 비트기반의 비선형 결합함수를 고속화하기 위하여 워드기반 스트림 암호에서 적용될 워드기반 비선형 결함함수 구조를 제안하였다. 특히, 워드기반 병렬구조를 갖는 PS-WFSR을 제안하였고, 이를 활용하여 비트 기반 비선형 결합함수를 고속화시킨 워드기반 병렬형 비선형 결합함수를 다음과 같이 제안하였다. m-병렬 워드기반 비메모리 비선형 결합함수, m-병렬 워드기반 메모리 비선형 결합함수, m-병렬 워드기반 비선형 필터함수를 신규 제안하였고, 그 성능을 분석하였다.

• 한국정보통신학회논문지
• /
• 제11권9호
• /
• pp.1702-1708
• /
• 2007

Dragon 스트림 암호 알고리즘은 현재 ECRYPT 프로젝트의 일부인 eSTREAM에 참여하여 소프트웨어 분야(Profile 1)의 Phase 1, 2단계를 통과하여 Phase 3단계에 등록된 상태이다. Dragon은 기존의 스트림 암호와 달리 한 개의 워드(32비트)단위의 NLFSR(non-linear feedback shift register)을 사용하고, 128/256 비트의 key와 IV(Initialization Vector)를 입력받아 64비트의 키 수열을 생성하는 키 수열 발생기(Keystream Generator)이다. 본 논문에서는 Dragon 스트림 암호 알고리즘을 Altera사의 Quartus II툴을 이용하여 Cyclone III FPGA 소자(EP2C35F672I8)에 구현 및 타이밍 시뮬레이션을 하였고, 그 결과 111MHz에서 7.1Gbps의 처리량을 보였다.

• 한국정보통신학회논문지
• /
• 제11권8호
• /
• pp.1519-1527
• /
• 2007

센서 네트워크에서는 다양하고 폭 넓은 응용 프로그램을 위해서 경제적으로 실행 가능한 모니터링 솔루션을 제공한다. 대부분의 연구에서는 값싼 노드들을 겨냥해서 연구가 진행된다. 센서 네트워크들이 노출되는 보안위협들과 맞서기 위해서, 암호 프로토콜은 센서 노드들 사이에서 점대점 암호화 방식으로 암호화를 실행한다. 알려진 파괴와 속임 위협들은 전송시에 데이터를 암호화 하는 것과 동시에 데이터 소스를 인증하는 것에 의해서 막을 수 있다. 제한된 자원을 가진 노드들에서 저 전력 장치들에게 효과적이라고 알려진 대칭키 알고리즘이 사용된다. 데이터보호는 Dragon Stream Cipher 대칭키 암호화와 새롭게 디자인된 Dragon-MAC Message Authentication Code를 짜 넣는 것에 의한 방법에 의해서 완전하게 된다. 제안된 알고리즘은 MAC 알고리즘에 의해서 요구되는 동작 계산값을 최소화 하기 위한 목적으로써 Dragon Stream Cipher을 기초로 한 계산된 몇몇의 데이터를 사용하기 위해서 디자인 되었다. 빠른 키 스트림 생성을 가진 문자 기반의 Stream Cipher 인 Dragon을 목표로 하여, 한정된 환경에 적합하다. 무선센서 노드에서 권한 암호화의 이행을 통한 실제 인증과 메시지 인증을 겨냥해서 우리의 프로토콜은 계획되었다.

• 한국정보통신학회논문지
• /
• 제15권10호
• /
• pp.2164-2170
• /
• 2011

최근 급격히 증가하는 정보량으로 인해 기업에서 필요한 스토리지 수요도 점차 증가하고 있다. 기존의 광선로를 이용한 SAN은 설치 및 유지비용 등의 문제로 인해 IP를 이용한 SAN환경으로 전환되고 있다. 그러나 IP 네트워크를 이용하게 됨으로써 기존의 TCP/IP 네트워크에서 발생하는 보안 취약점을 동일하게 가진다. 또한, 스토리지 트래픽의 기밀성을 위해 전송데이터를 암호화 하지만 기존에 사용하는 방식으로 10G이상 대규모 데이터트래픽을 처리할 수 없다. 이러한 네트워크 스토리지의 보안 취약점 및 암호화 속도 개선을 위해 본 논문에서는 병렬 워드기반 스트림암호(PS-WFSR)를 하드웨어로 구현하여 IP SAN 환경에 적용한 구조를 제안한다.

• Journal of Communications and Networks
• /
• 제13권1호
• /
• pp.1-5
• /
• 2011

Feedback with carry shift registers (FCSRs) over 2-adic number would be suitable in hardware implementation, but the are not efficient in software implementation since their basic unit (the size of register clls) is 1-bit. In order to improve the efficiency we consider FCSRs over $2^{\ell}$-adic number (i.e., FCSRs with register cells of size ${\ell}$-bit) that produce ${\ell}$ bits at every clocking where ${\ell}$ will be taken as the size of normal words in modern CPUs (e.g., ${\ell}$ = 32). But, it is difficult to deal with the carry that happens when the size of summation results exceeds that of normal words. We may use long variables (declared with 'unsigned _int64' or 'unsigned long long') or conditional operators (such as 'if' statement) to handle the carry, but both the arithmetic operators over long variables and the conditional operators are not efficient comparing with simple arithmetic operators (such as shifts, maskings, xors, modular additions, etc.) over variables of size ${\ell}$-hit. In this paper, we propose some conditions for FCSRs over $2^{\ell}$-adic number which admit fast software implementations using only simple operators. Moreover, we give two implementation examples for the FCSRs. Our simulation result shows that the proposed methods are twice more efficient than usual methods using conditional operators.