• Proceedings of the KIEE Conference
• /
• 2015.07a
• /
• pp.1331-1332
• /
• 2015

본 논문은 CAN(Controller Area Network) 통신의 WCRT(Worst Case Response Time) 분석을 통해 IEEE1212 기반 RTU(Remote Terminal Unit)의 통신 신뢰성을 검증한다. RTU는 원격지에서 네트워크를 구성하여 각 모듈들로부터 획득한 정보를 서버로 전송하거나 원격지를 제어하는 역할을 한다. 본 논문에서 대상으로 하는 RTU의 네트워크는 물리계층과 데이터링크 계층은 CAN을 사용하고 응용계층은 IEEE1212 기반으로 통신한다. 즉, RTU를 구성하는 모듈은 각각메모리 영역을 가지고 있고, CAN ID에 메모리 주소를 포함하여 해당 영역을 쓰는 구조로 통신을 한다. 첫 번째로 이러한 응용계층을 고려하여 WCRT를 계산하는 방법을 제시하고, 두 번째로 CAN 메시지의 우선 순위를 최적화하는 방법을 고찰한다. 마지막으로 시험 환경을 구축하고 시뮬레이션을 통해 앞에서 선정한 우선순위에 따라 통신 신뢰성을 검증한다.

• Journal of the Korea Society of Computer and Information
• /
• v.11 no.6 s.44
• /
• pp.113-123
• /
• 2006

Flash memory has been increasingly used in handhold devices not only for data storage, but also for code storage. Because NAND flash memory only provides sequential access feature, a traditionally accepted solution to execute the program from NAND flash memory is shadowing. But, shadowing has significant drawbacks increasing a booting time of the system and consuming severe DRAM space. Demand paging has obtained significant attention for program execution from NAND flash memory. But. one of the issues is that there has been no effort to bound demand paging cost in flash memory and to analyze the worst case performance of demand paging. For the worst case timing analysis of programs running from NAND flash memory. the worst case demand paging costs should be estimated. In this paper, we propose two different WCRT analysis methods considering demand paging costs, DP-Pessimistic and DP-Accurate, depending on the accuracy and the complexity of analysis. Also, we compare the accuracy butween DP-Pessimistic and DP-Accurate by using the simulation.

• Journal of KIISE:Computer Systems and Theory
• /
• v.32 no.4
• /
• pp.148-159
• /
• 2005

We propose a technique for finding the worst case response time (WCRT) of a DMA request that is needed in the schedulability analysis of a whole real-time system. The technique consists of three steps. In the first step, we find the worst case bus usage pattern of each CPU task. Then in the second step, we combine the worst case bus usage pattern of CPU tasks to construct the worst case bus usage pattern of the CPU. This second step considers not only the bus requests made by CPU tasks individually but also those due to preemptions among the CPU tasks. finally, in the third step, we use the worst case bus usage pattern of the CPU to derive the WCRT of DMA requests assuming the fixed-priority bus arbitration protocol. Experimental results show that overestimation of the DMA response time by the proposed technique is within $20\%$ for most DMA request sizes and that the percentage overestimation decreases as the DMA request size increases.

• Proceedings of the Korean Information Science Society Conference
• /
• 2007.06b
• /
• pp.445-450
• /
• 2007

NAND 플래시 메모리 기반의 실시간 임베디드 시스템에서는 일반적으로 shadowing 기법을 통해 프로그램을 수행한다. 그러나 shadowing 기법은 시스템의 부팅 시간을 증가시키고 불필요한 DRAM 영역을 차지한다는 단점 때문에 자원 제약이 심한 실시간 임베디드 시스템에는 적합하지 않다. 이에 대한 대안 중 하나는 demand paging 기법을 활용하는 것이다. 단, demand paging 환경에서는 page fault에 의한 시간 지연 때문에 태스크의 최악 실행 성능을 예측하기 어렵다. 따라서 본 논문에서는 NAND 플래시 메모리 기반의 실시간 임베디드 시스템에서 demand paging 비용을 고려한 태스크 최악 성능 분석 기법을 제안한다. 제안하는 기법은 각 태스크에 대해 demand paging 비용을 계산하고, 이를 전통적인 WCRT 분석 기법과 결합하는 방법을 사용한다. 또한 demand paging 비용과 WCET 분석을 독립적으로 고려함으로써, 최악의 경우에도 분석 결과의 안정성을 보장하고 기존의 방법에 비해 분석 복잡도를 줄였다.