• 한국정보통신학회논문지
• /
• 제13권12호
• /
• pp.2647-2654
• /
• 2009

본 논문에서는 AMBA 기반으로 사용될 수 있는 H.264용 Encoder Hardware 모듈 (Intra Prediction, Deblocking Filter, Context-Based Adaptive Variable Length Coding, Motion Estimation)을 Integration하여 설계하였다. 설계된 모듈은 한 매크로 블록당 최대 440 cycle내에 동작한다. 제안된 인코더 구조를 검증하기 위하여 JM 9.4부터 reference C를 개발하였으며, reference C로부터 test vector를 추출하여 설계 된 회로를 검증하였다. 제안된 회로는 최대 166MHz clock에서 동작하며, 합성결과 Charterd 0.18 um 공정에 램 포함 약 173만 gate 크기이다. MPW제작시 chip size $6{\times}6mm$의 크기와 208 pin의 Package 형태로 제작 하였다.

• 대한전자공학회논문지SD
• /
• 제44권7호통권361호
• /
• pp.45-53
• /
• 2007

본 논문에서는 실시간 HD급 영상($1920{\times}1080@30fps$) 처리를 위한 효율적인 CAVLC (Context-based Adaptive Variable Length Code) 부호화기의 하드웨어 구조를 제안한다. 기존에 제안되었던 CAVLC 하드웨어 구조들은 CAVLC 부호화를 위해 필요한 $4{\times}4$ 블록내의 정보들을 구하기 위해서 16개의 계수들을 모두 탐색하면서 zigzag scanning을 하였다. 그러나 zigzag 방향으로 정렬 된 계수들 중 '0'이 아닌 마지막 계수 이후에 존재하는 '0'의 열은 CAVLC 부호화를 하는데 있어 불필요한 계수들이다. 본 논문에서는 이러한 불필요한 연산을 줄이기 위해서 계수 위치 탐색 기법과 레벨 순차 정렬 기법을 제안한다. 제안된 구조를 적용하여 실험한 결과, 하나의 매크로블록을 처리하는 평균 클럭 수(Cycles/MB)는 기존 방식보다 약 23%가 줄었다. 제안된 CAVLC 하드웨어 구조는 Verilog HDL을 사용하여 하드웨어로 설계 및 검증되었다. 0.18um 표준 셀 라이브러리로 합성한 결과 16.3k 게이트를 가졌고, HD급($1920{\times}1080@30fps$) 영상을 기준으로 했을 경우 81MHz에서 동작할 수 있음을 확인하였다.

• 전자공학회논문지B
• /
• 제30B권7호
• /
• pp.70-82
• /
• 1993

In this paper, employing the 3-dimensional discrete cosine transform (DCT) for the utilization of the temporal correlation, an adaptive motion sequence coding technique is proposed. The energy distribution in a 3-D DCT block, due to the nonstationary nature of the image data, varies along the veritical, horizontal and temporal directions. Thus, aiming an adaptive system to local variations, adaptive procedures, such as the 3-D classification, the classified linear scanning technique and the VLC table selection scheme, have been implemented in our approach. Also, a hybrid structure which adaptively combines inter-frame coding is presented, and it is found that the adaptive hybrid frame coding technique shows a significant performance gain for a moving sequence which contains a relatively small moving area. Through an intensive computer simulation, it is demonstrated that, the performance of the proposed 3-D transform coding technique shows a close relation with the temporal variation of the sequence to be code. And the proposed technique has the advantages of skipping the computationally complex motion compensation procedure and improving the performance over the 2-D motion compensated transform coding technique for rates in the range of 0.5 ~ 1.0 bpp.

• ETRI Journal
• /
• 제30권1호
• /
• pp.167-169
• /
• 2008

In this paper, we propose hardware architecture for a high-speed context-adaptive variable length coding (CAVLC) decoder in H.264. In the CAVLC decoder, the codeword length of the current decoding block is used to determine the next input bitstreams (valid bits). Since the computation of valid bits increases the total processing time of CAVLC, we propose two techniques to reduce processing time: one is to reduce the number of decoding steps by introducing a lookup table, and the other is to reduce cycles for calculating the valid bits. The proposed CAVLC decoder can decode $1920{\times}1088$ 30 fps video in real time at a 30.8 MHz clock.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 추계종합학술대회 논문집(3)
• /
• pp.89-92
• /
• 2000

The wireless network has bursty and high error rates. Due to the quite limited bandwidth in wireless networks, images are usually transmitted as a compressed version with VLC(variable length coding). Loss of coded data can affect a decoded image to a large extent, making concealment of errors caused by data loss an important issue. This paper presents a error concealment technique for DCT(Discrete Cosine Transform) based image coding. First, a method to estimate the missing DC coefficients of a JPEG coded image which is required for decoding the compressed image, is suggested and evaluated. Second, the missing data is interpolated by exploiting the probability of being nonzero and the correlation between adjacent blocks. In addition, since the these technique is computational efficient, it conserves system resources and power consumption, which are restrictive in mobile computers.

• ETRI Journal
• /
• 제31권5호
• /
• pp.510-517
• /
• 2009

A high throughput parallel decoding method is developed for context-based adaptive variable length codes. In this paper, several new design ideas are devised and implemented for scalable parallel processing, a reduction in area, and a reduction in power requirements. First, simplified logical operations instead of memory lookups are used for parallel processing. Second, the codes are grouped based on their lengths for efficient logical operation. Third, up to M bits of the input stream can be analyzed simultaneously. For comparison, we designed a logical-operation-based parallel decoder for M=8 and a conventional parallel decoder. High-speed parallel decoding becomes possible with our method. In addition, for similar decoding rates (1.57 codes/cycle for M=8), our new approach uses 46% less chip area than the conventional method.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1999년도 추계종합학술대회 논문집
• /
• pp.360-363
• /
• 1999

Video data compression is a major key technology in the field of multimedia applications. Variable-length coding is the most popular data compression technique which has been used in many data compression standards, such as JPEG, MPEG and image data compression standards, etc. In this paper, we present memory efficient VLC decoder architecture for MPEG-2 application which can achieve small memory space and higher throughput. To reduce the memory size, we propose a new grouping, remainder generation method and merged lookup table (LUT) for variable length decoders (VLD's). In the MPEG-2, the discrete cosine transform (DCT) coefficient table zero and one are mapped onto one memory whose space requirement has been minimized by using efficient memory mapping strategy The proposed memory size is only 256 words in spite of mapping two DCT coefficient tables.

• 한국통신학회논문지
• /
• 제18권10호
• /
• pp.1469-1482
• /
• 1993

본 논문에서 웨이브릿변환을 이용한 새로운 영상신호 부호화기법을 제안하였다. 웨이브릿 계수들을 시각체계의 민감도에 맞도록 제거하거나 양자화함으로써 영상의 우수한 화질을 유지하면서 높은 감축율을 얻도록 하였다. 웨이브릿 변환영역에서 각 부영상들을 블록으로 나누고 계수들의 통계적인 특성과 주파수특성들을 이용하여 중요하지 않은 계수들을 제거하였다. 제기된 블록들과 전송되는 블록들의 위치 정보는 지수 분포와 일치되는데 이를 run-length 부호화하였다. 양자화되는 계수들은 일반화된 가우시안 분포에 맞도록 가변길이 부호화되어 전송된다. 실험결과 기존의 영상코딩과 비교하여 1.0(b/p)이하의 낮은 전송 비트율에서 좋은 복원된 영상화질을 얻을 수 있었다.

• 전자공학회논문지CI
• /
• 제45권2호
• /
• pp.41-47
• /
• 2008

대부분의 미디어 압축 코덱에는 가변 길이 부호 기법이 적용된다. 본 논문에서는 이러한 가변 길이 부호의 복호 과정을 가속하기 위해 비트열 처리 전용 레지스터와 이를 이용하는 비트열 처리 전용 명령어 세트를 추가하는 방법을 제안한다. 본 논문에서 제안하는 명령어 세트는 프로세서에 기본적으로 존재하는 데이터 패스를 최대한 활용하고 비트열 정보를 비트열 입력포트 대신 메모리에서 읽어온다. 따라서 제안하는 명령어 세트는 프로세서의 변형을 최소화하고 추가적인 입력 제어기와 버퍼 없이 범용 프로세서에 적용하여 가변 길이 부호의 복호과정을 가속할 수 있다. 제안하는 명령어 세트의 데이터 패스를 TSMC $0.25{\mu}m$ 라이브러리를 이용하여 합성한 결과, 65 비트의 메모리와 344 게이트가 필요하였으며 0.19 ns의 추가적인 지연 시간이 있었다. 제안하는 명령어 세트는 H.264/AVC의 가변 길이 부호의 복호 수행 시간을 약 55 % 감소시켰다.

• 대한전자공학회논문지SP
• /
• 제42권2호
• /
• pp.59-68
• /
• 2005

최근 아날로그 데이터가 디지털화 되면서 디지털 멀티미디어의 사용이 급증하고 있다. 그러나 이러한 디지털 멀티미디어 컨텐츠는 인터넷과 같은 누구나 접근이 용이한 채널을 통해 불법 복제 및 유통이 자유롭다는 단점을 가지고 있다. 따라서 디지털 멀티미디어에 대한 보안의 필요성이 매우 커지고 있다. 이에 따라, 최근 몇 년 동안 디지털 컨텐츠 보호 기술에 대한 여러가지 연구가 이루어져 왔으며, 비디오 스크램블링은 이러한 기술 중 하나로써 현재 아날로그 방송에서도 사용되고 있다. 본 논문에서는 차세대 부호화 기술인 H.264의 인트라 예측 모드를 이용한 간단하고 효율적인 디지털 비디오 스크램블링 방법을 제안한다. H.264는 다양한 인트라 예측 모드를 사용하므로, 인트라 예측 모드의 간단한 변경만으로 효율적으로 스크램블링 할 수 있다. 뿐만 아니라 제안된 알고리듬은 스크램블링 후 비트양이 전혀 증가하지 않으며, 간단한 인트라 블록의 스크램블링 만으로 인터 블록까지 왜곡시킬 수 있는 장점을 가지고 있다. 본 논문에서는 새로운 디지털 비디오 스크램블링 방법을 제안하고, 이에 대한 실험 결과를 통해 제안된 알고리듬의 효율성을 보인다.