• KIISE Transactions on Computing Practices
• /
• v.21 no.2
• /
• pp.132-137
• /
• 2015

A real-time system is a system wherein the behavior of the system depends not only on the input but also on the timing of the input. Timed automata is a widely used model for real-time system modeling and analysis. Model-based testing is employed to check whether the system under test (SUT) works according to the model specifications by using test cases generated from models that represent software requirements. In this paper, a case study was performed applying the timed automata based testing tools, UPPAAL-TRON, UPPAAL-COVER and SYMBOLRT, to the same system. Comparison of the testing approaches and tools is then made based on the results of the case study.

• Journal of KIISE:Software and Applications
• /
• v.29 no.12
• /
• pp.860-872
• /
• 2002

Fault tree analysis is the most widely used saftly analysis technique in industry. However, the analysis is often applied manually, and there is no systematic and automated approach available to validate the analysis result. In this paper, we demonstrate that a real-time model checker UPPAAL is useful in formally specifying the required behavior of safety-critical software and to validate the accuracy of manually constructed fault trees. Functional requirements for emergency shutdown software for a nuclear power plant, named Wolsung SDS2, are used as an example. Fault trees were initially developed by a group of graduate students who possess detailed knowledge of Wolsung SDS2 and are familiar with safety analysis techniques including fault tree analysis. Functional requirements were manually translated in timed automata format accepted by UPPAAL, and the model checking was applied using property specifications to evaluate the correctness of the fault trees. Our application demonstrated that UPPAAL was able to detect subtle flaws or ambiguities present in fault trees. Therefore, we conclude that the proposed approach is useful in augmenting fault tree analysis.

• Proceedings of the Korean Information Science Society Conference
• /
• 2012.06a
• /
• pp.110-112
• /
• 2012

정형기법은 소프트웨어 및 하드웨어 시스템의 요구사항을 모순, 모호함 없이 정확하게 명세하고 검증할 수 있는 방법으로, 안전성이 중요한 소프트웨어에 많이 적용되어 반드시 보장되어야 할 속성을 소프트웨어가 만족하는지 확인하는데 사용되고 있다. 본 논문은 정형기법 커뮤니티에서 선정한 여러 도전 과제 중 하나인 인공 심장 박동기(pacemaker)를 실시간 속성을 표현할 수 있는 정형기법 도구인 UPPAAL을 사용하여 모델링하고 주요 속성을 검증하였다. 이를 통해 실시간 속성으로 인해 명세 및 검증하기 힘든 소프트웨어에 정형기법을 적용하여 안전성을 확인할 수 있음을 보인다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2005.07a
• /
• pp.220-222
• /
• 2005

전자지불 시스템의 활용성 중대와 더불어 상거래의 안전성을 보장하는 문제가 중요한 핵심 사항으로 간주되고 있다. 본 논문에서는 이러한 전자지불 시스템의 암호화 키는 안전하다는 가정 하에 전자지불 프로토콜을 통해 소비자와 상인, 은행간의 상거래의 정확성을 중점으로 NetBill 프로토콜을 명세, 검증했다. 프로토콜의 명세를 위해서는 실시간 개념이 포함되어 있는 UPPAAL을 사용했다.

• Journal of Communications and Networks
• /
• v.16 no.4
• /
• pp.385-396
• /
• 2014

In this paper, we present a formal method for modeling and checking an enhanced version of the carrier sense multiple access with collision avoidance protocol related to the IEEE 802.11 MAC layer, which has been proposed as the standard protocol for wireless local area networks. We deal mainly with the distributed coordination function (DCF) procedure of this protocol throughout a sequence of transformation steps. First, we use the unified modeling language state machines to thoroughly capture the behavior of wireless stations implementing a DCF, and then translate them into the input language of the UPPAAL model checking tool, which is a network of communicating timed automata. Finally, we proceed by checking of some of the safety and liveness properties, such as deadlock-freedom, using this tool.

• KIISE Transactions on Computing Practices
• /
• v.21 no.9
• /
• pp.604-609
• /
• 2015

The use of Operating System(OS) virtualization is increasing as it provides many useful features such as efficient use of hardware(HW), easy system migration, and isolation between virtual spaces which prevents errors effecting each other. Recent development in HW has made it possible to use OS virtualization in embedded systems. However, implementing OS virtualization means that a multiple number of schedulers are layered in a system, rendering it difficult to analyze the schedulability of the system and errors are easily produced. Errors in safety critical embedded systems can cause serious damage to life and property; thus, the hierarchical schedulability must be verified. In this paper, we propose a framework which supports formal modeling and verification of hierarchical scheduling systems with UPPAAL.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10a
• /
• pp.385-387
• /
• 2000

실시간 시스템은 그 특성상 시스템 내에서의 오류가 매우 위험하고 때론 치명적일 수 있다. 따라서, 시스템의 정확성과 안전성을 보장하는 것은 매우 중요한 문제가 된다. 이러한 문제를 해결하기 위해 정형기법을 사용한 명세와 검증을 통해 실시간 시스템의 안전성을 보장하려는 시도들이 많이 이루어져 왔다. 이 논문에서는 월성 원자로 운전 중지 시스템의 기존 명세의 문제점을 보완하여, 실시간 요구사항들을 타임드 오토마타(timed automata)로 기술할 것을 제안한다. 또한 명세를 실시간 모델 체커 UPPAAL의 입력으로 넣어서, 모델 체킹 기법을 이용해 자동적으로 시간 제약 속성을 검증한다.

• Journal of Software Engineering Society
• /
• v.14 no.1
• /
• pp.4-18
• /
• 2001

폴트 트리 분석(Fault Tree Analysis)은 시스템의 안전성을 분석하는데 유용한 방법으로 쓰이고 있으나, 보통 수작업으로 이루어지며, 체계적인 구성 방법 없는 실정이어서 부정확할 수 있는 약점을 가진다. 이러한 약점을 보완하기 위해, 본 논문에서는 모델 체팅(Model Checking) 방법을 이용하여 폴트 트리를 좀 더 정확하게 보정하는 방법을 제안한다. 폴트 트리를 정확히 고치기 위해서, 먼저 폴트 트리의 노드에 대해서 공식을 만들고, 이 공식을 실시간 모델 체커 UPPAAL을 이용해 검증한다. 그리고 나서, 검증 결과를 분석하며, 이를 통해 얻어진 정보를 이용해 폴트 트리에 반영하게 된다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2023.07a
• /
• pp.511-512
• /
• 2023

자율주행 소프트웨어의 안전성에 대한 요구가 높아짐에 따라 소프트웨어를 개발 시 정형 검증 기법을 적용하여 안전성을 확보하고자 하는 노력이 증가하고 있다. 본 논문에서는 ROS 기반의 자율주행 소프트웨어의 동작을 Timed Automata를 사용하여 모델링하고 그 정확성(실시간적 특성)을 모델체킹을 통해 정형 검증하는 방법을 제시한다. ROS 기반 응용 프로그램의 동작은 ROS가 제공하는 노드 간의 통신에 영향을 받기 때문에 자율주행 소프트웨어뿐 아니라 그 동작에 영향을 끼치는 ROS의 큐를 통한 통신을 통합한 모델을 제시한다. 또한 통합 모델에서 큐 크기, 타임아웃, 프로세스의 주기를 매개 변수로 주어 다양한 조합에 따른 실시간 요구사항의 만족 여부를 검증함으로써 ROS에서 매개 변수 설정 기준을 제시한다.

• International Journal of Computer Science & Network Security
• /
• v.24 no.4
• /
• pp.192-196
• /
• 2024

The memory coherence problem occurs while mapping shared virtual memory in a loosely coupled multiprocessors setup. Memory is considered coherent if a read operation provides same data written in the last write operation. The problem is addressed in the literature using different algorithms. The big question is on the correctness of such a distributed algorithm. Formal verification is the principal term for a group of techniques that routinely use an analysis that is established on mathematical transformations to conclude the rightness of hardware or software behavior in divergence to dynamic verification techniques. This paper uses UPPAAL model checker to model the dynamic distributed algorithm for shared virtual memory given by K.Li and P.Hudak. We analyse the mechanism to keep the coherence of memory in every read and write operation by using a dynamic distributed algorithm. Our results show that the dynamic distributed algorithm for shared virtual memory partially fulfils its functional requirements.