• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2009년도 추계학술대회
• /
• pp.397-400
• /
• 2009

본 논문에서는 멀티미디어 어플리케이션을 위한 BTB(Branch Target Buffer)를 이용한 RISC 프로세서 기반 SoC 플랫폼의 ASIC 설계에 대해 기술한다. 제안된 SoC 플랫폼은 성능 개선을 위해 BTB를 포함하며 분기 명령어 패치 시 분기할 타깃 주소를 BTB에 저장함으로써 예측 주소의 명령어를 미리 패치, 파이프라인의 지연을 최소화하였다. 또한, 다양한 멀티미디어 어플리케이션을 위해 VGA 제어기, AC97 제어기, UART 제어기, SRAM 인터페이스, 디버그 인터페이스를 포함한다. 구현된 플랫폼은 다양한 테스트 프로그램을 사용하여 시뮬레이션을 수행하였으며, Xilinx VIRTEX-4 XC4VLX80 FPGA를 이용해 기능 및 타이밍 검증을 수행하였다. 최종적으로 Chartered 0.18um 공정을 이용하여 단일 ASIC 칩으로 구현되었으며 100MHz에서 정상 동작함을 확인하였고, 이전 OpenRISC 마이크로프로세서를 사용한 플랫폼과의 비교를 위해 산술연산 및 AC97 테스트 프로그램을 이용한 시뮬레이션 결과 5~9%의 성능향상을 확인하였다.

• 한국전자통신학회논문지
• /
• 제14권1호
• /
• pp.69-80
• /
• 2019

본 논문은 PnP(plug and play) 기술을 지원하는 멀티모달 센서 플랫폼을 제안하였다. PnP 기술은 센서 모듈이 연결이 되면 자동으로 인식하여 응용프로그램을 사용하여 손쉬운 센서 제어를 제공한다. 멀티모달 플랫폼을 검증하기 위해, 펌웨어를 사용하여 센서를 실험하였다. 센서 모듈이 연결되면 펌웨어는 센서 모듈을 인지하여 센서 데이터를 읽는다. 따라서, PnP 기술 지원을 통해 소프트웨어 설정 없이 자동으로 센서를 연동할 수 있게 된다. 측정한 센서 데이터는 다양한 왜곡에 의해 오류를 가지고 있다. 따라서, 본 논문은 다항식 계산을 통해 센서의 오류를 보상하고자 한다. 다항식 보상기의 계수를 찾기 위해 유전자 알고리즘 방식을 사용하였다. 실험결과 악조건에서 97%의 오류를 제거하였다. 또한, 제안하는 플랫폼은 다양한 프로토콜의 센서를 지원하기 위해 UART, I2S, I2C, SPI, GPIO를 지원한다.

• 정보처리학회논문지:컴퓨터 및 통신 시스템
• /
• 제11권1호
• /
• pp.1-8
• /
• 2022

RISC-V는 오픈 소스 명령어 집합 구조로, 간단한 기본 구조를 가지며 목적에 따라 명령어 집합을 유연하게 확장할 수 있다. 본 논문에서는 소형, 저전력 32-bit RISC-V 프로세서를 설계하여 RISC-V 임베디드 시스템 연구를 위한 기반을 마련하고자 하였다. 설계한 프로세서는 2단계 파이프라인으로 구성하였고, RISC-V ISA 중 FENCE, EBREAK 명령어를 제외한 32-bit 정수형 ISA 및 인터럽트 처리를 위한 특권 ISA를 지원한다. Vivado Design Suite를 이용하여 합성한 결과 Xilinx Zynq-7000 FPGA에서 1895개의 LUT 및 1195개의 플립플롭을 사용하였고, 0.001W의 전력을 소모하였다. 이를 GPIO, UART, 타이머와 함께 시스템을 구성하여 합성하였고, FPGA 상에서 FreeRTOS를 포팅하여 16MHz에서의 동작을 검증하였다. Dhrystone, Coremark 벤치마크를 통해 성능을 측정하여 목적에 따라 확장 가능한 저전력 고효율 프로세서임을 보였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.651-654
• /
• 2005

In this paper, we designed ECC(Elliptic Curve Cryptographic) Processor with Bus-splitting mothod for embedded SoC. ECC SIP is designed by VHDL RTL modeling, and implemented reusably through the procedure of logic synthesis, simulation and FPGA verification. To communicate with ARM9 core and SIP, we designed SIP bus functional model according to AMBA AHB specification. The design of ECC Processor for platform-based SoC is implemented using the design kit which is composed of many devices such as ARM9 RISC core, memory, UART, interrupt controller, FPGA and so on. We performed software design on the ARM9 core for SIP and peripherals control, memory address mapping and so on.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 2004년도 추계학술발표대회논문집 제23권 2호
• /
• pp.93-96
• /
• 2004

본 논문은 TMS320C5501 16bit DSP를 적용한 실시간 화자독립 연속 숫자인식기의 구현에 관해 서술한다. 하드웨어 모듈의 구성은 TMS320C5501 300MHz DSP, 코덱으로는 TLV320AIC1103, SDRAM, 외부장치와의 인터페이스를 위한 HPI, Uart, MIC, SPK Out 단자로 구성되었다. 음성인식 알고리즘은 HM-Net 방식을 사용하였고 고정소수점 연산처리 방식으로 C를 이용한 최적화 작업을 수행하였으며 스트리밍 방식의 인식 방법으로 실시간 처리가 가능하도록 구현하였다. 숫자 인식에 사용한 모델은 41음소에 기반한 트라이폰을 학습하였으며, 특징 파라미터로는 LPCMEL 20차를 사용하였다. 임베디드 시스템의 실시간 음성인식 시스템 구성에 중점을 두었으며 PC상에서의 성능과 비교해 볼때 본 DSP 상에서 500단어, 50문장의 인식을 평균 1.5초 전후로 인식하도록 하였으며 간단한 연결 단어 인식을 수행하는데 무리 없음을 보여준다. 특별히 한국어 연속숫자 부분에 중점을 두었고, 본 연구에서 구현된 연속 음성인식 시스템에 사용된 숫자 인식에서 음절 바이폰 모델에 대하여 $92.92\%$의 인식율을 얻을 수 있었다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2011년도 제42회 하계학술대회
• /
• pp.2009-2010
• /
• 2011

AMI환경에서 댁내 전력정보표시장치가 코디네이터로서 지그비 네트워크를 운용할 수 있도록 모듈 형태의 지그비 모뎀을 개발함에 있어서, 스마트 에너지 프로파일 기반의 지그비 통신 어플리케이션 펌웨어와 무선으로 송수신한 정보를 IHD에 전달하기 위한 UART 프로토콜을 설계하였다. 실제 제주실증단지의 가옥에서 시험한 결과, 정상 동작하는 것을 확인할 수 있었다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.934-936
• /
• 2004

본 논문의 목적은 AES(Advanced Encryption Standard)로 선정된 Rijndael 암호 및 복호 알고리즘을 하드웨어로 설계하고 이를 저비용의 FPGA로 구현하는 것이다. 설계된 AES 암호프로세서는 20만 게이트 급 이하의 FPGA로 구현한다는 비용의 제약 조건 하에서 대용량의 데이터를 암호화, 복호화 하기에 적합한 성능을 가지도록 하였다. 또한 구현 단계에서는 설계한 AES 암호프로세서와 UART 모듈을 동일 FPGA상에서 통합하여 실용성 및 면적 효율성을 보였다. 구현된 Rijndael 암호 프로세서는 20만 게이트를 갖는 Xilinx사의 Spartan-II 계열의 XC2S200 칩 사용시 53%의 면적을 차지하였고, Static Timing Analyzer로 분석한 결과 최대 29.3MHz 클럭에서 동작할 수 있고 337Mbps의 최대 성능을 가진다. 구현된 회로는 실제 FPGA를 이용하여 검증을 수행하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2009년도 제40회 하계학술대회
• /
• pp.2269.1_2270.1
• /
• 2009

본 논문에서는 원칩 마이크로컨트롤러와 ZigBee IC가 내장된 소형 모듈을 사용한 파워 LED의 디지털 조도제어 시스템의 설계 및 구현에 대해 중점적으로 기술한다. 파워 LED의 조광제어 및 특정 조도에서의 정전류 구동을 위해 전류피드백을 통한 디지털 PI 전류제어 및 PWM 구동방식을 행하였고, 시각적인 깜박거림 없는 충분한 주파수의 스위칭을 통해 부스트 컨버터를 연속도통모드로 동작시켰다. 2.4GHz의 주파수 대역을 이용하는 PAN (Personal Area Network) 형태의 ZigBee 무선모듈과 마이크로컨트롤러와의 UART 통신을 통해 조도제어를 위한 PWM 제어를 행하였다. 본 논문에서 제시한 파워 LED의 디지털 조도제어 시스템은 최근의 에너지 및 환경규제에 적합한 조명관련 응용분야에서 다양하게 적용될 것으로 판단된다.

• Journal of Power Electronics
• /
• 제14권6호
• /
• pp.1139-1146
• /
• 2014

Digital signal processor (DSP) and field programmable gate array (FPGA) based concentrated control systems are designed for implementing CPS-SPWM strategies. The self-defined universal asynchronous receiver/transmitter (UART) protocol is used for communication between a master controller and an individual module controller via high speed links. Aimed at undesired pulse competition, this paper analyzes its generation mechanism and presents a new method for eliminating competition pulses with no time delay. Finally, the proposed concentrated controller is applied to a 10kV/10MVar distribution static synchronous compensator (DSTATCOM) industrial prototype. Experimental results show the accuracy and reliability of the concentrated controller, and verify the superiority of the proposed elimination method for competition pulses.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2006년도 제37회 하계학술대회 논문집 D
• /
• pp.2128-2129
• /
• 2006

Zigbee Alliance에서 표준화 진행 중인 Zigbee Stack을 가진 Zigbee 시스템은 통신매체로 RF(Radio Frequency)를 사용한다. 본 논문에서는 RF를 사용하는 기존의 Zigbee 시스템이 신호감쇄 문제나 주파수 공유로 인한 간섭문제 등에 약한 점을 고려하여 유선통신 매체로서 Power Line을 사용하는 PLC 시스템과의 인터페이스를 제안한다. 제안된 시스템은 Zigbee 시스템과 PLC 시스템간에 UART 인터페이스를 가능하게 함으로써 Zigbee 네트워크의 한계를 극복할 수 있으며 Zigbee 시스템의 적용 범위 및 성능 향상을 기대할 수 있다.