• 한국통신학회논문지
• /
• 제32권10A호
• /
• pp.1015-1022
• /
• 2007

본 논문에서는 UHF(Ultra High Frequency)와 MW(Micro Wave) 대역의 RFID 리더 시스템을 위한 디지털 코덱을 제안하였다. 현재 RFID 시스템은 하나의 프로토콜만을 지원하는 것이 대부분이다. 하지만, 현재 제정되어 있는 표준은 5개의 주파수 대역마다 각각 하나씩 제정되어 있고, 전 세계적으로 가장 널리 쓰이고 있는 UHF 대역의 경우에는 A,B,C 타입이 있으며 향후 더 많은 표준이 제정될 것이다. 또한 앞으로 모바일 RFID 시스템의 관심이 고조되면서 하나 이상의 프로토콜을 지원하는 RFID 시스템의 필요성은 더욱 더 증가할 것이다. 따라서 본 논문에서는 UHF 대역과 MW대역의 dual-band RFID 시스템을 위한 디지털 코덱을 제안하였다. UHF 대역은 EPC 클래스 1 제너레이션 2(EPC Class1 Generation2)표준인 18000-6C 와 MW 대역의 표준인 18000-4 표준을 기반으로 시스템을 구현하였다. 설계된 회로는 알테라사의 쿼터스II 를 이용하여 합성 하였다. 목적 디바이스는 Altera 사의 CycloneII 계열인 EP2C20Q240C8이다. 주 클럭 주파수는 19.2MHz 로 설정하였으며 합성 시 사용된 FPGA의 소자(element)는 18,752개이다.

• 디지털콘텐츠학회 논문지
• /
• 제16권2호
• /
• pp.275-282
• /
• 2015

2001년 지상파 디지털방송 시작 이후, 디지털방송의 장점 중 하나인 다채널방송 서비스 도입에 대한 논의가 계속되던 중, 2013년 10월 정부기관, 방송사, 가전사가 참여하는 지상파 다채널 실험방송 추진반이 구성되어 2014년 1월부터 4월 사이에 지상파 다채널 실험방송이 실시되었다. 이 실험방송 결과를 바탕으로 EBS에서는 2015년 2월 11일 국내 최초로 2HD MMS 시험방송을 시작하였다. 본 연구는 압축 기술의 발전으로 기존 6MHz 대역에 2개의 HD 채널을 MPEG-2 코덱기반으로 운영하기 위하여 실시하였다. 1080i 와 720p 주사방식에 따른 변화 및 효율적 데이터 사용을 위한 가변 비트율(Variable Bit Rate) 적용 실험을 통하여 화질 최적화 연구를 실시하고 2HD MMS 시험방송에 적용하였다.

• 한국기록관리학회지
• /
• 제24권1호
• /
• pp.163-186
• /
• 2024

2022년 국가기록원은 공공표준 「전자기록물 보존포맷 선정기준(v1.0)」을 제정하여 전자기록물 유형별로 적합한 보존포맷을 선정할 수 있도록 기준을 마련하였다. 기술 발전에 따라 파일포맷의 종류와 그에 따른 전자기록물의 유형이 다양하게 생산되고 있으나 문서 유형의 보존포맷 PDF/A-1b 외 다른 유형의 전자기록물에 적용 가능한 보존포맷은 제시되지 않고 있다. 본 논문은 보존포맷 선정기준의 범위를 확장할 수 있도록 시청각기록물, 특히 비디오 유형 전자기록물의 고유기준을 도출하는 것을 목적으로 한다. 고유기준을 마련하기 위해 비디오 유형 전자기록물에 관한 필수보존속성을 제안하며, 이를 기반으로 비디오 유형 고유기준을 도출하고자 한다. 이에, 비디오 파일의 특성에 따라 비디오(컨테이너)형, 비디오(코덱)형으로 구분하여 각각 3개, 6개 고유기준 평가항목을 도출하였고 평가항목별 평가문항을 설계하여 비디오 유형 전자기록물의 보존포맷 적합성 평가를 위한 선정기준을 제시하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2000년도 하계종합학술대회 논문집(4)
• /
• pp.98-101
• /
• 2000

On CELP type Vocoders G.723.1 6.3kbps/5.3kbps Dual Rate Speech Codec, which is developed for Internet Phone and videoconferencing, uses VAD(Voice Activity Detection)/CNG (Comfort Noise Generator) in order to reduce the bit rate in a silence period. In order to reduce the bit rate effectively in this paper, we first set the boundary condition of the energy threshold to prevent the consumption of unnecessary processing time, and use three decision rules to detect an active frame by energy, pitch gain and LSP distance. To evaluate the performance of the proposed algorithm we use silence-inserted speech data with 0, 5, 10, 20dB of SNR. As a result when SNR is over 5dB, the bit rate is reduced up to about 40% without speech degradation and the processing time is additionally decreased.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 1998년도 추계종합학술대회 논문집
• /
• pp.739-742
• /
• 1998

실시간 동영상의 전송을 위해 본 논문에서는 USB를 전송매체로 하여 구현했다. USB는 키보드, 스태너, 모뎀등 다양하게 사용되고 있는 인터페이스를 한나로 통일하고, 포트의 부족을 해결하기 위해서 개발된 것으로 고속의 데어터전송(12Mbps)을 가능하다. USB의 고속데이터 전송의 특징은 정지화상(JPEG) 뿐만 아니라 실시간 동영상(MPEG1, MPEG2)의 전송을 가능하게 한다. 본 논문에서는 USB로 실시간 동영상 전송을 위한 시스템 구조를 제시하였고 보다 효율적인 데이터 전송을 위한 USB Data Transfer Type에 관해 연구하였다. 720×480의 동영상의 압축을 위해 기존의 널리 이용되는 DCT대신 wevelet 알고리즘을 이용하였고 실시간 압축과 복원을 위해 video compression codec인 adv601를 사용하여 동영상 및 정지화상압축을 하였다. 또한 DSP(TMS320C32)를 이용하여 Quantization Bin Width Calculation을 함으로써 video bit stream의 크기를 가변적으로 제어하려 하였다. 이로서 동영상의 전송시 발생될 수 있는 데이터 병목현상을 해결 하였고 USB뿐만 아니라 다양한 통신망｛ISDN(128Kbps), T1(1.5Mbps) T3(45Mbps)｝에서의 동영상의 실시간 전송이 가능한 시스템 구조를 제시하였다.

• 한국정보통신학회논문지
• /
• 제1권1호
• /
• pp.35-46
• /
• 1997

이 논문에서는 ATM을 기반으로 하는 B-ISDN을 통하여 기존의 음성, 영상 및 비연결형 데이타 서비스를 각각, 그리고 동시에 지원하는 B-ISDN 정합 장치에 관해 논한다. B-ISDN 정합 장치에서는 ATM망에 N-ISDN 단말기를 정합하고, NTSC 방식의 TV, VTR등을 DS3급의 코덱을 거쳐 ATM망에 정합함으로써 기존의 음성 및 영상을 B-ISDN에서 지원할 수 있도록 하였다. 또한 이더네트 LAN을 ATM망에 정합하여 비연결형 서비스를 제공할 수 있도록 하였고, N-ISDN 및 DS3 트래픽을 실시간으로 처리하기 위해 AAL 1을 사용하고, LAN 트래픽을 처리하기 위해 AAL 3/4 또는 AAL 5를 사용하였다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2004년도 하계종합학술대회 논문집(2)
• /
• pp.399-402
• /
• 2004

This paper presents a system-on-chip prototype implementing a full integration for a portable digital audio system. The chip is composed of a audio processor block to implements audio decoding and voice compression or decompression software, a system control block including 8-bit MCU core and Memory Management Unit (MMU) a low power 16-bit ${\Sigma}{\Delta}$ CODEC, two DC-to-BC converter, and a flash memory controller. In order to support other audio algorithms except Mask ROM type's fixed codes, a novel 16-bit fixed-point DSP core with the program-download architecture is proposed. Funker, an efficient power management technique such as task-based clock management is implemented to reduce power consumption for portable application. The proposed chip has been fabricated with a 4 metal 0.25um CMOS technology and the chip area is about 7.1 mm ${\times}$ 7.1mm with 100mW power dissipation at 2.5V power supply.

• Journal of Multimedia Information System
• /
• 제4권4호
• /
• pp.179-188
• /
• 2017

The Internet Video Coding (IVC) standard is due to be published by Moving Picture Experts Group (MPEG) for various Internet applications such as internet broadcast streaming. IVC aims at three things fundamentally: 1) forming IVC patents under a free of charge license, 2) reaching comparable compression performance to AVC/H.264 constrained Baseline Profile (cBP), and 3) maintaining computational complexity for feasible implementation of real-time encoding and decoding. MPEG experts have worked diligently on the intellectual property rights issues for IVC, and they reported that IVC already achieved the second goal (compression performance) and even showed comparable performance to even AVC/H.264 High Profile (HP). For the complexity issue, however, there has not been thorough analysis on IVC decoder. In this paper, we analyze the IVC decoder in view of the time complexity by evaluating running time. Through the experimental results, IVC is 3.6 times and 3.1 times more complex than AVC/H.264 cBP under constrained set (CS) 1 and CS2, respectively. Compared to AVC/H.264 HP, IVC is 2.8 times and 2.9 times slower in decoding time under CS1 and CS2, respectively. The most critical tool to be improved for lightweight IVC decoder is motion compensation process containing a resolution-adaptive interpolation filtering process.

• ETRI Journal
• /
• 제22권1호
• /
• pp.20-29
• /
• 2000

In this paper, we present a design of video and audio single chip encoder/decoder for portable multimedia application. The single-chip called as video audio signal processor (VASP) consists of a video signal processing block and an audio single processing block. This chip has mixed hardware/software architecture to combine performance and flexibility. We designed the chip by partitioning between video and audio block. The video signal processing block was designed to implement hardware solution of pixel input/output, full pixel motion estimation, half pixel motion estimation, discrete cosine transform, quantization, run length coding, host interface, and 16 bits RISC type internal controller. The audio signal processing block is implemented with software solution using a 16 bits fixed point DSP. This chip contains 142,300 gates, 22 Kbits FIFO, 107 kbits SRAM, and 556 kbits ROM, and the chip size is $9.02mm{\times}9.06mm$ which is fabricated using 0.5 micron 3-layer metal CMOS technology.