• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1988년도 전기.전자공학 학술대회 논문집
• /
• pp.647-650
• /
• 1988

This paper proposes and sketches out a new parallel architecture of transputer-based pyramidal parallel array computer (TPPAC) used to process computationally intensive problems for geometric processing applications such as computer vision, image processing etc. It explores how efficiently the pyramid computer architecture is designed using transputer chips, and poses a new interconnection scheme for TPPAC without using additional transputers.

• 대한의용생체공학회:의공학회지
• /
• 제17권4호
• /
• pp.459-468
• /
• 1996

This paper considers the problem of realising a parallel EMG identifier used in FES (functional electrical stimulation) system on a fixed dimension transputer array. This involves using an identifiestion algorithm in the wavelet transform domain. This algorithm have suggested by the authors in a previous paper(6). The transputer serial links permit higtlly varied and economic network-type connections and the structure enables rapid topological reconfiguration. Analysing the results Showed that the Speed-UPS ranged from 1.82 to 3.44 With 2-4 transputers for corresponding model order, and from 1.82 to 3.97 with increasing the model orders when two and four transputers are used respectively.

• 한국통신학회논문지
• /
• 제18권3호
• /
• pp.410-424
• /
• 1993

본 논문에서 디지털 신호처리를 위한 시스톨릭 배열과 비동기 제어 설계를 새로운 기법에 대하여 작성하였다. 특히, 배열안에 사전에 데이터를 입력하는 방법이나, 전체적인 제어와 같은 예전 방법과 다르게 최적의 성능을 성취할 수 있는 간단하고 내부적인 상호 연결을 갖는 시스톨릭 배열을 제안하고 있다. 이와 같은 디지털 신호처리에 대한 비동기 시스톨릭 배열은 일정하게 설계된 배열에서 비교한 경우 전체 계산 시간을 상당히 줄일 수 있음을 비교를 통해서 다루었다. 비동기 시스톨릭 배열의 중요한 요소는 입력 데이터를 적절하고 효율적으로 제어할 수 있는 통신 프로토콜 설계이다. 마지막으로, Transputer의 병렬 컴퓨터 언어인 OCCAM를 이용하여 배열의 효율성을 비교 분석하고 시뮬레이션의 결과를 보였다.