Reliability improvement and real-tiem reconfiguration of fault tolerant VLSI arrays using symmetrical pseudo faulty processing elements genration technique (대칭적 의사결함처리요소 생성 기법에 의한 결함허용 VLSI 어레이의 신뢰도 향상과 실시간 재구성)
-
- Journal of the Korean Institute of Telematics and Electronics A
- /
- v.33A no.5
- /
- pp.188-202
- /
- 1996